上文：https://reborn.blog.csdn.net/article/details/120681972

MPSoC的DDR控制器的数据通道上集成了 AXI performance monitors (APM)。具体情况，可以参考Xilinx UG1085 (v2.2)中Chapter 15的“Figure 15‐1: PS Interconnect”或者Figure 17-1。

我们知道很多客户在平台选型的时候，面对市面上各种各样的处理器型号，经常毫无头绪。明明我们一定要工业级的料号，却被经常被号称工业级的宽温级产品忽悠得毫无脾气。工业级要求的客户，如何快速选择适合自己项目的产品？...

AXI4：高性能内存映射需求（如读写DDR、使用BRAM控制器读写BRAM等），为了区别，有时候也叫这个为 AXI4-Full；

二、设计文件输入 Flow Navigator–Project Manager–add sources或Sources窗口的

Xilinx的Flip-Flop就是这种FDRSE。对于在做综合时，reset优先级最高，set优先级中间，时钟时能优先级最低。

这些单元可以用来提供逻辑、算术和 ROM 功能。此外，有些 Slice 还支持两个附加功能：使用分布式 RAM 存储数据和使用 32 位寄存器移位数据。支持这些附加功能的 Slice 称为 SLICEM ；其他切片称为 SLICEL 。每个CLB可以包...

ALTERA CYCLONE 10

AXI全称Advanced eXtensible Interface，是Xilinx从6系列的FPGA开始引入的一种接口协议，主要描述了主设备和从设备之间的数据传输方式。该协议是AMBA3.0（Advanced Microcontroller Bus Architecture）中最重要的部分，是一种...

有很多内容也在我的时序约束课程中讲到过，都是免费课程，大家可以在公众号上找到。（下面的链接中也有）