最新 最热

ZJUT 2012校赛决赛-涂颜色

涂颜色 Time Limit:2000MS  Memory Limit:32768K

2021-05-14
1

文章复现-No.1-Rosetta-KIC-Part-3

参考:https://en.wikipedia.org/wiki/Beta_hairpin

2021-04-23
1

算法创作|调手表问题解决方法

在 M78 星云,时间的计量单位和地球上不同,M78 星云的一个小时有 n 分钟。

2021-04-22
1

Python|等腰三角形

(1)确定三角形拼接的范围:因为三角形是一个自然数拼接成的串,所以我们先确定不同层数对应到的自然数,观察两个案例(从上到左下到右再到上)可知:5层到13,10层到23(均未到最后一个自然数的最后一个值是因为第一层只有一个自然数)。...

2021-04-22
1

深入解析网页结构解析模块beautifulsoup

beautifulsoup(以下简称bs),是一款网页结构解析模块,它支持传统的Xpath,css selector 语法,可以说很强大了,下面我们就来着重介绍下它的用法。

2021-04-19
1

小白前端入门笔记(21),表单里如何添加单选按钮?

大家好,欢迎来到freecodecamp HTML专题第21篇,我们今天来聊聊单选按钮的使用。

2021-04-16
1

HDLBits:在线学习 Verilog (十二 · Problem 55 - 59)

假设你正在设计一个电路来控制手机的振铃器和振动电机。当手机来电时(input ring),电路必须把震动( output motor = 1 )或响铃( output ringer = 1 )打开,但不能同时打开。当手机处于震动模式时( input vibrate = 1 ),则...

2021-04-15
1

HDLBits:在线学习 Verilog (一 · Problem 0-9)

本文是系列文章的第一篇,讨论下前十道习题和解答,HDLBits 共有约 180 题。Step one - HDLBits

2021-04-15
1

FPGA大赛【六】具体模块设计--DDR的数传输

DDR的数据的读写是通过axi总线进行数据传输。AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽...

2021-04-15
1

串口收发模块设计

该串口收发模块有串口发送模块,串口接收模块,波特率生成模块,发送数据fifo模块,接收数据的fifo模块组成。

2021-04-15
1