之前有总结过设计思路《基于FPGA的网口通信实例设计》，趁着这波假期把实例弄一下，详细地址：
在数字系统设计中，我们传统上都认为，应该对所有的触发器设置一个主复位，这样将大大方便后续的测试工作。所以，在所有的程序中，我往往都在端口定义中使用同一个reset信号（其实好多时候根本就没有用到）。所以，当看到文档中提到，...
从Intel收购Altera后，中低端市场就很少见到Intel的FPGA了，今天就简单介绍一下Intel在14年发布的类FPGA的CPLD，由于排版匆促，相关文档在文后给出。
收到碎碎思寄来的基于 iCE40UP5k 的 OpeniCE 板，经过一番尝试，我可以在 Windows 系统进行 FPGA 开发，在此将一些经验分享给大家。
采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX、APEX系列、Xilinx的Spartan、Virtex系列等。
大侠好，欢迎来到“艮林子”专栏，本次为艮林子首次和大侠见面，新春佳节之际，略备薄礼，不成敬意，给大侠带来“Xilinx Vitis 系列连载”，给大侠提供参考学习的资料，如有不足之处，还请多多指教。...
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近50个IC技术公众号。...
