最新 最热

K - Wand FZU - 2282 【 组合数 + 错排 】

N wizards are attending a meeting. Everyone has his own magic wand. N magic wands was put in a line, numbered from 1 to n(Wand_i owned by wizard_i). After the m...

2023-03-09
0

GT Transceiver中的重要时钟及其关系(4)CPLL的工作原理介绍

其内部TX 和 RX 时钟分频器可以单独从 QPLL 或 CPLL 中选择时钟,允许 TX和 RX 数据通道使用不同的参考时钟输入在异步频率工作。

2021-10-20
0

Pymol展示氢键

###1:蛋白导入 此次选用的蛋白为1STP可以直接从PDB官网下载文件,或者直接在命令行框中输入 fetch 1stp

2021-02-04
0

FPGA奇数分频

设计中尽量还是要避免使用自己计数分频得到的时钟,去使用厂家自带的分频IP(如Vivado中的clock wizard)。

2020-07-20
0

设计模式—— 五:迪米特原则

迪米特法则来自于1987年美国东北大学(Northeastern University)一个名为“Demeter”的研究项目。迪米特法则又称为最少知识原则(LeastKnowledge Principle, LKP),其定义如下:...

2020-07-16
0

FPGA时序约束之Vivado辅助工具

上面我们讲的都是xdc文件的方式进行时序约束,Vivado中还提供了两种图形界面的方式,帮我们进行时序约束:时序约束编辑器(Edit Timing Constraints )和时序约束向导(Constraints Wizard)。两者都可以在综合或实现后的Design中...

2020-06-30
0

FPGA时序约束实战篇之梳理时钟树

我们以Vivado自带的wave_gen工程为例,该工程的各个模块功能较为明确,如下图所示。为了引入异步时钟域,我们在此程序上由增加了另一个时钟--clkin2,该时钟产生脉冲信号pulse,samp_gen中在pulse为高时才产生信号。...

2020-06-30
0

【CodeForces 606A】A -特别水的题1-Magic Spheres

http://acm.hust.edu.cn/vjudge/contest/view.action?cid=102271#problem/ADescriptionCarl is a beginne

2020-05-31
0

快速学习JasperReport-分组报表

分组,即每一条父表记录所属的子表记录打印到一组报表中,每组报表都单独计数及计算页数。在应用中,可以通过选择需要打印的父表记录,将父表记录的 ID 传入,由报表自动进行分组。...

2020-02-11
0

一次创建多个Pblock

在上篇文章中,我们提到了可以先选定一个cell,然后对该cell创建一个Pblock。这等效于一次创建一个Pblock。实际上,我们可以利用Create Pblocks Wizard,一次创建多个Pblock,这是一种半自动化的方式。相比于前一种更高效一些...

2019-10-30
0