时序场景如下图所示，clk0和clk1两个时钟输入，经过BUFGMUX后，输出到后面的逻辑，但同时clk0和clk1还分别驱动了其他逻辑。

最近在精读努比亚团队的SurfaceFlinger模块-VSYNC研究，其中有一段话一直困扰到我，成为了彻底理解vsync的最后一层窗户纸。

``` # Step two *找到底部代码的script标签里面，添加如下代码* ```html window.onload = function () { var loadTime = window.performance.timing.domContentLoadedEventEnd - window....

transition-property 用于指定应用过渡的属性名称，可以指定多个属性名称，多个属性名称之间用, 分隔。 默认值为 all 也就是所有的元素都应用过渡效果。 例如，想让容器的宽高有一个过渡的效果，就可以这样写:...

animation-timing-function:steps();；里面的数字为动画帧数量也就是雪碧图里面的图片数量 background-position-y的值不能随便取，必须根据元素的大小乘以动画帧数量得出 如本例元素大小为300，虽然雪碧图的大小是 400 x ...

答案是肯定的，同步时钟域同样可能存在亚稳态，关于具体原因，我们从本质上进行初步分析。

在数字电路的设计中，凡是碰到时钟的电路设计都是十分小心的，最怕时钟出现glitch，这种情况下，容易导致timing fail，或者传播亚稳态。

我设置了get_ports input到In0的max delay。然后又设置了get_pins logic1/o到In1的max delay，那么就存在一个问题，即logic1/o处在input到In0之间，这个在STA中是不允许的。...

在做综合时，需要对模块内部的小cell进行特定的时序约束，因此需要手写sdc文件，但是在这其中出现了一些自己没想到的情况，记录一下。

performance.timing参考