最新 最热

vivado:查看各模块资源占用情况方法

以在xilinx官方评估板VC709的microblaze的软核处理器例程为例。工程如下图模块组成。

2021-04-15
1

redis6.0.9安装

如果是长期使用gcc9.3需要使用命令: echo “source /opt/rh/devtoolset-9/enable” >>/etc/profile,继续执行make操作

2021-03-02
0

【Vivado那些事儿】两种创建工程的方法

本篇介绍了两种创建工程的方法,一种是根据向导进行创建,一种是直接使用tcl指令进行创建,还简单介绍了工程参数在哪进行更改。

2020-12-22
0

Vivado在产生bitstream时遇到ERROR: [Drc 23-20] Rule violation (NSTD-1)…

翻译:错误:[Drc 23-20]违反规则(NSTD-1)未指定I / O标准-3个逻辑端口中有3个使用I / O标准(IOSTANDARD)值’DEFAULT’,而不是用户指定的特定值。这可能会导致I / O争用或与电路板电源或连接性不兼容,从而影响性能,信号完整性,或...

2020-12-14
0

用Tcl实现Vivado设计全流程(2)

在开始描述Non-project模式之前,我们要先确定执行的操作,通常包括如下操作:

2020-11-09
1

高级综合工具StratusHLS学习笔记(4)

对于指数位宽和尾数位宽,为每一个浮点数都具有的参数,不用过多解释;对于精确度,具有多种选项,每种选项具有不同的精度-代价折中,如下表所示:...

2020-09-10
0

【tcl学习】vivado write_edif

(3)open Elaborated Design or Open Synthesized Design or Open

2020-08-20
1

【tcl学习】vivado write_project_tcl

每次创建vivado工程时都会生成大量的文件,这样一方面导致占用的磁盘空间很大,另一方面也不利于vivado工程的copy和github上传等操作。这里教大家一个简单又实用的方法,将工程保存成xxx.tcl,只保留ip ,verilog/vhdl和xdc等...

2020-08-17
1

DC综合后的形式验证

这里来讲一下formality的使用,貌似跟tcl和DC没有很强的联系;然而说没有联系,也是不正确的。在综合完成之后,可以进行形式验证。此外这里不是专门讲解formality的使用的,因此只会简单地实践一下它的用法。...

2020-07-20
0

FPGA时序约束之Tcl命令的对象及属性

在前面的章节中,我们用了很多Tcl的指令,但有些指令并没有把所有的参数多列出来解释,这一节,我们就把约束中的Tcl指令详细讲一下。

2020-06-30
0