最新 最热

FPGA设计中,使用ISE和Matlab创建并仿真ROM IP核

大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。...

2020-12-29
0

Xilinx Vivado 2017.2安装教程

大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。...

2020-12-29
0

对比ARM、DSP,深入了解FPGA

自1985年首款FPGA诞生以来,FPGA已经是一名在电子信息领域征战了30多年的老兵,这名战功赫赫的老兵如今已经正式开赴了一个新的战场。但是FPGA并不是万能的。相对于串行结构处理器,其设计的灵活性是以工作量的增加为代价的...

2020-12-29
0

基于FPGA卡拉ok系统的设计--反馈抑制

音频模拟信号经过音频adc采集后转化为数字信号通过I2S送入FPGA,FPGA内部可做均衡器算法,反馈抑制算法,高低通滤波器混响回声以及变声的音频处理算法。...

2020-12-29
0

高速串行总线设计基础(六)揭秘SERDES高速面纱之数据包与参考时钟要求

上一篇文章:高速串行总线设计基础(五)揭秘SERDES高速面纱之多相数据提取电路与线路编码方案[1]这篇文章介绍了提出了问题,关于SERDES或者Transceiver为什么能跑这么高的速度?当然有它的独特技术特点,上篇文章中介绍了两种...

2020-12-29
0

高速串行总线设计基础(三)SERDES的通用结构介绍

上一篇文档,介绍了MGTs,我们知道它的一个别名为SERDES,就是如此,这篇文章我们来谈一下通用的SERDES架构。无论是X家的Transceiver还是A家的SERDES,或者其他什么家的某某吉比特收发器,原理其实都是大同小异,离不开一些共同的...

2020-12-29
0

高速串行总线设计基础(二)什么是MGTs以及MGTs的优势在哪里?

话说,很久以前,并行总线称霸电子行业的方方面面,无论是芯片之间的通信还是板间通信。

2020-12-29
0

【每周一问】如何控制加载FPGA程序时,Xilinx FPGA的IO管脚输出高低电平

在FPGA IOB内部,Pad输出之前,内置上下拉电阻。且可以通过Passive Pull-up/Pull-down模块控制两个MOS管的导通与否来控制是否使能上下拉电阻。

2020-12-14
0

【每周一问】initial可以被综合吗?

先说明下这个【每周一问】,并不是我每周都一定会发一个,这个话题下的其他号主也会发,然后每周就会有个一两个问题以及相关解答的文章,所以如果我没发,其他号主也是在发的...

2020-12-08
0

软硬兼施,看英特尔如何赋能5G网络转型

11月19日,中国移动2020全球合作伙伴大会在广州开幕。作为中国移动重要的战略合作伙伴,英特尔在大会上充分展示了其在深化云网融合,推动网络转型方面所取得的成果,以及多款软硬件明星产品。...

2020-12-02
0