1. 逻辑化简【公式化简】【卡诺图化简】 化简 Y = B + (~A)&(~C) + (~B)&(~C)。卡诺图化简 卡诺图中，每个方格是一个 最小项，相邻方格的最小项只有 1 位不同...
在数字IC中，很多都要求熟悉 Python 或者 Perl 脚本，联发科和其他很多企业在招聘中也经常有这样的题目。
在 Vivado 中自定义 AXI4-Lite 接口的 IP，实现一个简单的 LED 控制功能，并将其挂载到 AXI Interconnect 总线互联结构上，通过 ZYNQ 主机控制，后面对 Xilinx 提供的整个 AXI4-Lite 源码进行分析。...
我们采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC，通过ov5640摄像头采集实时图像，经过检测系统的检测后，将已经框出人脸的实时图像通过HDMI输出到显示器，同时可以通过UART查看检测时间等信息，还能通过板载LE...
【编者推荐语】最近看到了一个开源的RISC-V处理器设计，仅仅5000行左右的verilog代码，功能却非常完善。代码全部为手动设计的verilog代码，可读性非常强。设计者完成了包括CPU内核设计，总线设计，debug模块设计，外设模块设计，以...
仅需要 M3 CPU 内核，总线解码模块，RAM模块，ROM模块，简单的外设模块，在配合软件驱动，一个最简的M3 SOC 系统即可运行。这里演示如何在资源有限的硬件平台上，仅利用其中的CPU部分，搭建最简单的系统。在m3designstartlogicalc...
两个月在做数字信号处理方面的工作，也是从一个小白刚刚起步，这两天才把fir滤波器给跑通，写文记录下。希望大家欢迎，多多支持。这篇文章写得辛苦，仅仅Word文件就有21页，写了足足两天时间，修修改改。希望大家多多支持，点赞，转发，...
DDR端的数据通过AXI总线进行数据传输。在前面章节介绍了DDR数据读写模块的设计（aq_axi_master），本章节中便对这个axi的读写模块进行测试。在测试中，先向ddr的某个地址中写入数据，然后再将该地址的数据读取出来，通过串口将此...
标准模式下，从摄像头获取到图像数据，将该图像数据缓存到DDR中，再通过显示驱动模块将图像读取出来，在显示屏上进行显示。
在我们团队的此次设计中，基本实现了视频图像的旋转，平移，缩放等处理。但还存在以下的不足之处。
