最新 最热

史上最全DPU厂商大盘点(上)

DPU是以数据处理为中心的芯片,2020年NVIDIA战略中国将其称为CPU、GPU之后“第三颗主力芯片”,认为“它将成为未来计算的三大支柱之一”。头豹研究院预测,数据中心领域DPU即将放量,随智能驾驶、元宇宙等其他领域的需求被不...

2022-06-24
0

惊!AMD 350亿美元收购赛灵思!

昨天27号晚上消息,AMD(纳斯达克:AMD)和可编程芯片(FPGA)厂商赛灵思(纳斯达克:XLNX)宣布,双方已达成最终协议,AMD最终以350亿美元收购赛灵思!...

2022-06-23
0

自动化或电气专业必备软件

今天有同学问我自动化专业需要掌握哪些技能,想来想去,一些技能都是依靠软件工具实现的,技能离不开软件,我们可以在学习软件的同时掌握其中的技能,今天和大家介绍下自动化或电子电气专业需要掌握的一些软件,这些软件不论是找...

2022-06-23
0

元脑,浪潮献给未来AI世界的新作

在将AI服务器的市场份额推向全球第一后,浪潮开始为一篇更为宏大的叙事展开铺陈。它的标题,叫做“元脑”。

2022-06-17
0

CPU关键技术演进路线

后摩尔定律时代,单靠制程工艺的提升带来的性能受益已经十分有限,Dennard Scaling规律约束,芯片功耗急剧上升,晶体管成本不降反升;单核的性能已经趋近极限,多核架构的性能提升亦在放缓。AIoT时代来临,下游算力需求呈现多样化...

2022-06-15
0

adrv9009系统初始化流程

来自 《ADRV9008-1-W-9008-2-W-9009-W-Hardware-Reference-Manual-UG-1295 》 PG93

2022-06-14
0

【Bug解决】MACRO ./top_run_msim_rtl_verilog.do PAUSED at line 45

初学FPGA,在顶层模块中实例模块时没有起模块名,烧录程序运行不会报错,然而仿真无法通过。

2022-06-14
1

【FPGA实验】数码管动态显示

静态显示: 每一个管脚都用固定的一个电平去控制。 优点:能够做到”同时” 缺点:管脚太多

2022-06-14
0

【FPGA实验】数码管静态显示

开发板本身的时钟频率为50kHz,对应时钟周期为20ns,而本实验需要0.5s让数字变化一次,因此需要对时钟进行分频,使其0.5s输出一个脉冲信号flag。

2022-06-14
0

【FPGA实验】蜂鸣器

消抖,即消除抖动。 若不消除抖动,则显得过于灵敏,在短时间内会多次反复触发。 思路:每次按下给予20ms的延时,若这段时间内状态不变,则输出,否则重新计时。...

2022-06-14
0