本篇内容主要讲解Ompal138+Spartan-6 FPGA开发板的硬件部分，其中包含了FPGA、CPU、FLASH、接口与串口，以及连接器和开关等，希望对嵌入式开发的相关用户有所帮助。由于文章篇幅过长不易阅读，故分为上下两篇展示，本篇为下文，...

大多数 DVFS 系统使用一组离散的电压/频率对。确定支持哪些值是一个关键的设计决策，并且高度依赖于应用程序。

使用FPGA进行原型验证，主要是基于以下几个原因，一是FPGA是实物，使用的信号，产生的信号都是实际信号，是可测的。二是使用FPGA进行验证，验证速率明显快于eda仿真。但是存在规模小，速度上不去，功耗大等缺点。FPGA已经被用于验证...

点击上方“LiveVideoStack”关注我们----如今数据中心的算力需求快速增长，伴随而来的是异构计算变得越来越流行。今天上午10点，LiveVideoStack邀请到了快手异构平台架构师 刘理，本次分享将介绍快手多媒体业务在异构计算（G...

点击上方“LiveVideoStack”关注我们----如今数据中心的算力需求快速增长，伴随而来的是异构计算变得越来越流行。7月28日上午十点，LiveVideoStack邀请到了快手异构平台架构师 刘理，本次分享将介绍快手多媒体业务在异构计...

百度网盘链接： https://pan.baidu.com/s/1vaMfrHw4IfamREKiVAsSGw . 提取码：82eh

在芯片选型时，我们常常需要查看芯片的资源情况，此时，就要用到选型手册。通常，Xilinx对于每个系列的FPGA都会有对应的选型手册，例如，对于7系列FPGA，可以查看xmp101，UltraScale系列可以查看xmp102，UltraScale+系列可以查看xmp103...

在对Xilinx FPGA设计进行功耗评估时，都要用到XPE（Xilinx Power Estimator）。从2015.4版本开始，针对UltraScale/UltraScale+器件，Fanout被Routing Complexity所取代，以获取更为精确的的评估结果，如下图所示。...

在DFX设计中，我们要手工布局（floorplan）完成面积和位置约束；在非DFX设计中，有时为了实现时序收敛，我们也会用手工布局的方法，这都涉及到画Pblock。Xilinx建议尽可能使Pblock为矩形。具体是什么原因呢？在此问题之前，我们解释Pbl...

2 CPLD更适合触发器有限而乘积丰富的结构，更适合完成复杂的组合逻辑；FPGA更适合于触发器丰富的结构，适合完成时序逻辑。