RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支...
如上图所示的同步模块synchronize to write clk，其作用是把读时钟域的指针rptr采集到写时钟wr_clk域，然后和写时针wptr进行比较从而产生或撤销写写满标志wfull；类似地，同步模块synchronize to read clk的作用是把写时钟域...
在这个Summary里，呈现了Setup、Hold和Pulse Width的总体信息，但凡WNS、WHS或WPWS有一个小于0，就说明时序未收敛。
看一个典型的例子，如下图所示。变量x被赋值为10，变量a被赋值为字符x。之后，给变量b赋值$a。最终变量b的值将会是x，而不是10。
事实上，上面三点说的是针对一种情况，我们举一个简单的例子说明。我们的设计文件，很简单，就是一个检测上升沿的程序：
欢迎大家通过博客浏览我的历史文章，博客园包含了目前为止所有的文章，浏览效果更佳，并且有评论留言功能，有任何问题都可以给我留言，微信后台留言可能回复得不及时。博客地址为：https://www.cnblogs.com/icparadigm/兼珏乐鑫...
同步fifo设计的核心在于full与empty信号的控制，今天看网上发布的部分verilog代码，虽然可以完成读写操作，但是存在部分问题，就是最后一个数据的读取问题，该问题的导致是因为full与empty信号的控制失误。...
这篇笔记主要分享硅光芯片的一篇最新进展。英国南安普敦大学Reed研究组最近在arXiv贴出了一篇硅光的研究进展 arXiv 1807.01656, “Towards an optical FPGA - Programmable silicon photonic circuits“。基于锗离子...
今天和大家分享一个基于千兆以太网的项目应用方案，是一种应用思路，如果想要添加其他功能或者传感器可以在此基础上进行改进。
?????????
