最新 最热

数据科学23 | 统计推断-多重检验

当我们进行数据分析时,有时候需要反复进行假设检验,使用多重检验校正可以避免假阳性的发生,主要包括误差测量和校正。

2020-07-03
1

「R」ggplot2误差棒快速指南

这里使用ToothGrowth 数据集。它描述了维他命C对Guinea猪牙齿的生长影响。包含了三种不同的剂量(Vitamin C (0.5, 1, and 2 mg))和相应的两种不同使用方法( [orange juice (OJ) or ascorbic acid (VC)])。...

2020-07-03
1

「R」开发:命名空间使用

有4个函数可以使用三方包的功能(函数、数据等),基于它们是否加载(Load)或绑定(attach),找不到包时的反馈而有所不同。

2020-07-03
1

高斯过程

为了计算充分统计量,即后验预测分布的均值和协方差矩阵,我们用下面代码实现公式(4)和(5)

2020-07-01
0

SystemVerilog之event

在verilog中,实现线程同步通过阻塞的方式,单个线程是使用@操作符在信号边缘操作,多个线程之间则通过使用->操作符进行同步。

2020-07-01
1

SystemVerilog中Assertions

● 如果一个在模拟中被检查的属性(property)不像我们期望的那样表现,那么这个断言失败。

2020-07-01
1

SystemVerilog中$cast方法

$cast可以对不同的内建类型进行转换,用的更多的是不同层次之间类的转换。在这种父类与子类之间的转换里, 父类站的高,子类在底下,从父类向子类的转换,称为向下类型转换,而子类向父类的转换称为向上类型转换。向上类型转换是...

2020-06-30
1

SystemVerilog中的callback(回调)

在第二次systemverilog实验中,我看到有同学用到了callback函数,今天就是简单讲讲这个方法。

2020-06-30
1

5 Julia控制

此时如果在for循环外面查看x的值,则会提示error,因为变量x只是for循环内部的。

2020-06-30
1

FPGA时序约束实战篇之伪路径约束

在本章节的“2 约束主时钟”一节中,我们看到在不加时序约束时,Timing Report会提示很多的error,其中就有跨时钟域的error,我们可以直接在上面右键,然后设置两个时钟的伪路径。...

2020-06-30
1