大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发...
摘要：P4语言极大地改变了网络领域，因为它可以快速描述和实现新的网络应用程序。尽管可以使用P4语言描述各种各样的应用程序，但是当前的可编程开关体系结构对P4程序施加了很大的限制。为了解决这个缺点，人们已经探索了将FP...
在基于FPGA的千兆以太网开发（1）中我们介绍了MII、RMII、GMII、RGMII的一些基本介绍，本节主要介绍FPGA千兆以太网开发硬件的基本介绍。
本文首发自：FPGA逻辑设计回顾（8）单比特信号的CDC处理方式之Toggle同步器[1]本文作为本系列CDC的最后一篇吧，作为前几篇有关CDC处理的文章的补充，本文所要介绍的同步器适用场景是：单比特信号的同步处理，且可以用于快时钟到慢...
注：本文首发自易百纳技术社区，FPGA逻辑设计回顾（7）多比特信号的CDC处理方式之握手同步[1];
用Verilog实现CRC-8的串行计算，G(D)=D8+D2+D+1，计算流程如下图所示：
上文中配置输出差分时钟，BUFG驱动后直接转单端从时钟管脚输出了，而参考 https://blog.csdn.net/zkf0100007/article/details/82559250 中使用了原语ODDR对BUFG输出的时钟又做了处理，本文探讨一下ODDR用于时钟输出时的作...
IBERT（Integrated Bit ErrorRatio Tester，集成误比特率测试工具），是Xilinx提供用于调试FPGA高速串行接口比特误码率性能的工具，最常用在GT高速串行收发器测试：...
