最新 最热

FPGA 核和FPGA Fabric的区别是什么?

我们通过资料:http://xilinx.eetop.cn/viewnews-1286

2021-10-20
1

GT Transceiver中的重要时钟及其关系(5)QPLL的工作原理介绍

每个QUAD都包含一个QPLL,QPLL可以被同一个Quad内的transceiver共享,但是不能被其他Quad内的transceiver共享。

2021-10-20
1

Xilinx Zynq-7010/7020邮票孔评估板为何能够引出所有IO?

创龙科技(Tronlong)近期推出基于Xilinx Zynq-7010/7020的邮票孔工业核心板及评估板,核心板采用邮票孔连接方式,进一步提升核心板与底板连接的稳定性。

2021-10-19
1

RTL与LUT的关系理解

布局布线后,点击“Chip Planner”,Chip Planner打开后可以看到在版图模型中有一个块蓝色区域的颜色变深,说明有该区域的资源被占用,我们知道这是一个逻辑阵列块LAB,我们将该区域放大...

2021-10-18
1

数字IC/FPGA设计入门课程

课程源自台湾大厂数字IC工程师培训课,添加10个数字IP设计实例和1个课程项目,让有电子信息相关背景的同学能顺利上手数字IC/FPGA设计,完成小白到初出茅庐,再到高级工程师的蜕变。学习、理解课程内容后,数字IC/SOC/FPGA设计...

2021-10-18
1

童年修复系列-SNES芯片组介绍及FPGA实现

超级任天堂1990年11月21日在日本开始发售,北美于1991年8月13日发售,欧洲于1992年4月11日发售。

2021-10-18
1

【Vivado那些事儿】约束的顺序

很对人在使用Vivado时喜欢使用多个约束文件对整个工程进行约束,同时Vivado允许设计者使用一个或多个约束文件。虽然使用一个约束文件对于一个完整的编译流程来说看似更方便,但是在一些情况下,这会使得问题更加复杂,比如一...

2021-10-18
1

Verilog HDL-同步技术

在芯片设计中,数据同步和在不同时钟域之间进行数据传输会经常出现。为避免任何差错、系统故障和数据破坏,正确的同步和数据传输就显得格外重要。这些问题的出现往往比较隐蔽,不易被发现,因此正确进行跨时钟域处理就显得极...

2021-10-18
1

优秀的 Verilog/FPGA开源项目介绍(一)-PCIe通信

今天开始会陆续介绍一些优秀的开源项目,项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说,这些项目都有一定的参考价值。...

2021-10-18
1

cocotb初探

对于从事ASIC行业及FPGA行业的小伙伴来说,仿真是一件必不可少的事情。或许有人是验证大拿,UVM高手,但相较于软件丰富的验证框架,对于各种各样的场景单纯的SV构建测试用例是否便捷值得推敲。...

2021-10-18
1