zqh_riscv是一套开源SoC开发平台，核心部分包含处理器core、cache、片内互联总线、中断控制器、memory控制器、片内总线slave接口、片内总线master接口、片内总线device、片外总线device、时钟复位控制器、debug控制器...

优秀的 Verilog/FPGA开源项目介绍（十九）- Verilog常用可综合IP模块库

片上网络 (NoC) 是一种用于组织位于同一芯片上的操作模块之间的通信的方案。它旨在结合各种用途的计算核心（执行、图形、物理等）、设备控制器、ROM 和 RAM 模块、独立设备、传感器以及更多可以放置在硅晶体上的东西。目...

Analog Devices Inc.用于各种参考设计和原型系统的 HDL 库和项目。该存储库包含 HDL 代码（Verilog 或 VHDL）以及使用 Xilinx 和 Intel 工具链创建和构建特定 FPGA 示例设计所需的 Tcl 脚本。...

在大多数实际应用中，移位寄存器用于对时钟的活动边缘执行移位或旋转操作。参考时钟信号正边缘的移位器时序如图5.27所示。如图所示时钟的每个正边缘，来自LSB的数据移位一位到下一级，因此，对于四位移位寄存器，需要四个时钟...

要计算内部上拉或下拉强度，需要从器件 DC 及 AC 开关特性数据手册获得 Irpu（最大值）或 Irpd（最大值）。

8b/10b编码/解码是高速串行通信，如PCle SATA(串行ATA)，以及Fiber Channel中常用的编解码方式。在发送端，编码电路将串行输入的8比特一组的数据转变成10比特一组的数据并输出；在接收端，解码器将10比特一组的输入数据转换成8...

LiteX 框架为创建 FPGA 内核/SoC、探索各种数字设计架构和创建完整的基于 FPGA 的系统提供了方便高效的基础架构。

我们在使用Vivado创建工程时，每次都需要选择相关的板卡器件，比较麻烦，这篇文章就教你怎么创建属于自己的板卡文件，在创建工程时就可以像官方板卡一样在板卡列表里选择。...

AMBA总线是ARM研发的（Advanced Microcontroller Bus Architecture）提供的一种特殊的机制，可以将RISC处理器集成在其他IP芯核和外设中，它是有效连接IP核的“数字胶”，并且是ARM复用策略的重要组件。...