TTL门电路工作原理_TTL门电路和CMOS有什么特点

2022-11-17 16:02:13 浏览数 (1)

大家好，又见面了，我是你们的朋友全栈君。

CMOS、TTL门电路基础

  • CMOS门电路简介
    • MOS管简介
    • 增强型MOS管
    • 耗尽型MOS管
  • CMOS门电路
    • CMOS反相器
    • 其他CMOS门
      • 与非门、或非门
      • 带缓冲器的门电路
      • OD门
      • 三态门
  • TTL门电路简介
    • 双极性三极管简介
    • 三极管开关特性
    • 三极管反相器
  • TTL门电路
    • TTL反相器
      • 电压传输特性曲线
      • 输入特性曲线
      • 高电平输出特性曲线
      • 低电平输出特性曲线
      • 输入端负载特性曲线

CMOS门电路简介

CMOS门电路（Complementary Metal-Oxide-Semiconductor）是指利用P沟道MOS管、N沟道MOS管的互补特性设计的门电路。

MOS管简介

场效应管（FET）又称单极性晶体管，其仅靠半导体中的多数载流子导电得名。场效应管（FET）按工作原理主要分为结型场效应管（JFET）与绝缘栅型场效应管（MOSFET）；按导电载流子类别主要分为N沟道（载流多子为电子）与P沟道（载流多子为空穴）两种。 MOS管具体又可分为增强型、耗尽型两种，即MOS管共四种增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS。

增强型MOS管

如图为N沟道增强型MOS管。衬底为低掺杂的P型衬底引出一脚为B，再制作出两个高掺杂的N区，并引出两个电极源极（s）、漏极（d），半导体上制作一层二氧化硅绝缘层，并在之上制作一层金属铝引出栅极（g）。

与三极管不同，源极s与漏极d并无大的区别，因此MOS管具有很强的对称性；通常使用时，将源极s与衬底b连接。

正常情况下，s、d之间为两个背向PN结即使加压也不存在导电沟道，通过在g、s（b）之间施加正向电压，促使P型衬底靠近SiO2的部分空穴下移，留下不能移动的负离子区，形成耗尽层；当Ugs继续增大，一方面耗尽层增宽，另一方面将衬底的自由电子吸引到耗尽层与绝缘层间形成N沟道，成为反型层。反型层成为漏极s与源极d之间的导电通道。使得反型层刚好形成的电压Ugs成为开启电压Ugs(th)。

当Ugs>Ugs（th）为一个确定值时，在d、s之间加正向电压即产生漏极电流，同时使耗尽层倾斜，导流能力降低，此时整个反型层类似于一个可变电阻器；当Uds=Ugs-Ugs（th）时，耗尽层刚好达到SiO2，形成预夹断；此时Uds继续增大，夹断区随之延长且增大的Uds几乎全部用来克服夹断区对漏极电流的阻力，宏观特征表现为电流Id几乎不随Uds变化，仅有Ugs的大小有关，管子进入恒流区。

特性曲线如图：

夹断区（截止区）：Ugs<Ugs(th) 此时反型层未开启，整体截止 可变电阻区（线性区）：Ugs>Ugs(th) Uds<Ugs-Ugs(th) 此时Ugs确定、反型层形成，Id与Uds成线性变化可视为可变电阻。 恒流区（饱和区）：Ugs>Ugs(th) Uds>Ugs-Ugs(th) 此时夹断区形成，Id仅与Ugs的大小有关。

PS注意：MOS管饱和区与三极管的饱和区不同！！

耗尽型MOS管

耗尽型MOS管与增强型MOS管不同之处在于其本身自带反型层，相应的调整Ugs即可控制反型层的宽度，在此基础上施加Uds即可产生漏极电流及夹断。N沟道耗尽型MOS管如图。

特征曲线如图：

以上均为N沟道MOS管，P沟道MOS管即衬底为N型衬底，导电沟道为P型沟道，此时需要在栅极g与源极s（衬底b）之间加负电压以促使P沟道的形成，Ugs<0。

CMOS门电路

CMOS反相器

以增强型MOS管为例，将一个P沟道MOS管和N沟道MOS管串联，其中栅极g共接输入电压Vi，PMOS的源极s及衬底接正电压VDD，NMOS的源极s及衬底接低，两个管子的漏极d共接并引出输出电压Vo（VDD > 两个管子的开启电压绝对值之和）。

当Vi=VDD（高电平时）T1管子Vgs约等于0，T2管Vgs约等于VDD大于开启电压，因此T2导通Vo约等于0，输出低电平；当Vi=0（低电平时）T2管子Vgs约等于0，T1管Vgs的绝对值约等于VDD大于开启电压的绝对值，因此T1导通Vo约等于VDD，输出高电平。实现反相器功能。

通常T1、T2采用近乎完全相同的工艺，电压传输特性AB段，对应输入低电平，输出高电平，此时T1导通，T2截止；电压传输特性CD段，对应输入高电平，输出低电平，此时T2导通，T1截止；当处于BC段时，会出现T1、T2同时导通的情况，因为工艺相同，因此发生转折的阈值电压为1/2VDD，由于T1、T2全部导通因此会产生很强的瞬时电流。而在AB、CD区由于其中一支管子截止，因此电流极小。

CMOS器件应尽量避免管子长期工作在BC段，CMOS电路的功耗主要由电流峰值处产生，越高频率的数字电路功耗也会相应增加。

其他CMOS门

与非门、或非门

CMOS门电路中的NMOS管负责拉低，而PMOS管负责拉高（设计原则），在真值表上体现为NMOS管负责Y=0，而PMOS管负责Y=1。PMOS管部分与NMOS管完全对称取反，如与非门：单看NMOS部分表达式为Y=(A·B)’，单看PMOS为Y=A‘ B’，二者取反相等。

带缓冲器的门电路

带缓冲器的门电路：上述门电路存在输出电阻R0收输入端状态的的影响的问题。设每个MOS管内阻为R，当AB=1时，输出电阻R0=2R；A|B=0时，R0=1/2*R；A(B)=1、B(A)=0时，R0=R。门电路前端的输出相对于后端可近似为电压源，因此希望电压源内阻不变。在门电路每个输入输出端增加一层反相器进行缓冲，此时逻辑功能发生变化，但输出电阻稳定。

OD门

在CMOS电路中,为了满足输出电平变换、吸收大负载电流以及实现线与接等需要,有时将输出级电路结构改为一个漏极开路输出的 MOS 管,构成漏极开漏输出门电路（OD门），与TTL OC门电路类似。

通过NMOS管漏极引出电阻接入VDD2，可将高电平1对应的电压由VDD1改为VDD2，实现高电平转换；另一个优点在于可以实现线与逻辑。

常规门电路无法实现线与，这是因为如果将两个门电路输出，直接线接在一起，理论上Y1=1，Y2=0时，输出为0，而实际上，当一个为1，一个为0时，总的输出直接由Y1=1的VDD经PMOS管输出并流入另一个Y2=0的NMOS管至地，产生瞬间的强电流（参考电流特性曲线）且这一持续时间较电流特性曲线的强电流时间长的多，会瞬间击穿两个门电路造成永久损坏。

三态门

三态门：EN’为0时，Y=A‘，EN’为1时，T1、T2同时截止，Y无输出为高阻态，此时整个门电路为阻值近乎无穷的电阻，实现了物理连接不断，而电气连接中断的作用。 在一些比较复杂的数字系统(例如微型计算机)当中,为了减少各个单元之间的连线数目,希望能用同一条导线分时传递若干个门电路的输出信号。这时可采用图3.3.41所示的连接方式。图中的G 、G、…、G。均为三态输出反相器,只要工作过程中控制各个反相器的EN端轮流等于1,而且任何时候仅有-个等于1,就可以轮流地把各个反相器的输出信号送到公共的传输线——总线上,而互不干扰。这种连接方式称为总线结构。

TTL门电路简介

TTL是三极管—三极管逻辑(Transistor-Transistor Logic)的简称。

双极性三极管简介

一个独立的双极型三极管由管芯、三个引出电极和外壳组成。三个电极分别称为基极( base) ,集电极( collector)和发射极(emitter)。外壳的形状和所用材料各不相同。管芯由三层P型和N型半导体结合在一起而构成,有NPN型和PNP型两种,它们的示意图如图。因为在工作时有电子和空穴两种载流子参与导电过程,故称这类三极管为双极型三极管(BipolarJunction Transistor ,简称BJT)。

三极管很熟悉就不赘述了，TTL主要用到了三极管的截止区与饱和区两极，模拟电子技术中主要用到的是放大区（ic随ib的增大近似呈比例β增大）。

截止区：基极—发射极电压小于PN结开启电压且集电结反偏时，三极管处于截止区，此时整个三极管几乎无电流，也就是处于断路状态。 放大区：发射结正偏，集电结反偏时，三极管处于放大区，此时三极管的输出电流ic几乎不随Uce的变化而变化，仅与输入电流ib呈β倍放大。 饱和区：发射结、集电结均正偏，此时电流ic不在随ib呈β倍增长而是趋向于饱和，此时Uce等于Uces（饱和压降）约为0.2V，集电极与发射极近似通路，三极管可以看作导线通路。

tips： 与MOS管区别，三极管输出特性曲线最左边是饱和区，MOS为可变电阻区（线性区）；三极管输出特性曲线右边水平区为放大区，MOS管为恒流区（饱和区）。二者工作原理不同。

三极管开关特性

当Vi<Uon（二极管开启电压）时，三极管处于截止状态，Ib约等于0，Ic约等于0，此时Vo输出高电平Vcc；当Vi>Uon时，发射结导通，此时处于放大区，Ic约等于βIb，Vo=Vcc-IcRc=Vcc-βIbRc，而Ib=（Vi-Uon）/Rb，说明输出电压Vo随着Vi的增大而减小，当Vi接近于Vcc，三极管上的压降接近于0，Uce=Uces（饱和导通压降）约等于0.2V，此时三极管处于深度饱和状态，Vo=Uces约等于0，输出低电平。 动态开关特性表现出接近于反相器的特性。

三极管反相器

如图为实用三极管反相器电路图，通过引入负电压Vee及电阻R2，保证了当输入电压Vi即使略微大于0，发射极电压也能为负电压，保证了三极管的可靠截止以输出高电平Vcc；输入电压为高电平时，应保证三极管处于深度饱和状态才能输出低电平，电路参数需选择合适保证基极电流Ib>深度饱和基极电流Ibs。

TTL门电路

TTL反相器

设定输入信号VL=0.2V，VH=3.4V，PN结开启电压Uon=0.7V。 当Vi=VL时：此时T1管基极上拉置Vcc，发射极为Vi，发射结必然导通，导通后基极电压被钳位在Uon Vi=0.9V，T1的集电结导通，而T1集电极电阻Rc可以看作R2与T2管集电结反向电阻之和，阻值非常大，因此T1工作在深度饱和状态。由于T1集电极（T2基极）电压约等于0，因此T2发射结截止，集电结反偏，T2、T5管截止，T4管瞬时基极电压约等于Vcc，T4管发射结导通，处于射级跟随状态，（因为T5截止，所以T4管发射结相当于接入一个无穷大的电阻，因此T4管的输入电阻无穷大，Ib电流约等于0，R2上的压降约等于0），输出电压Vo=Vcc-Ur2-Ube-Ud2=3.6-Ur2 约等于3.4V输出高电平VH。

当Vi=VH时：初始时，Vb1 = Vi Uon = 4.1V，此时驱动T2、T5发射结导通，因此T5基极电压为0.7V，T2基极电压为1.4V，T1基极电压实际被钳位在2.1V，不会是4.1V。T2进入饱和导通状态，Vc2=0.9V，而T4发射结及D2需要1.4V的驱动，因此T4截止，T5导通的情况下Vo=Vc5=Uces=0.2V，输出VL低电平。

电压传输特性曲线

AB段：Vi<0.6V时，T1基极电压<1.3V，不足以驱动T2发射结导通，因此T2、T5处于截止状态，Vo=Vo=Vcc-Ur2-Ube-Ud2=3.6-Ur2 约等于3.4V输出高电平VH；

BC段：0.7<Vi<1.3V时，此时T1基极电压为1.4~2.1V，T2发射结导通，而T5发射结截止，T2工作在放大区随着Vi的升高，Vc2和Vo线性下降

CD段：当Vi增加到1.4V左右时，T1基极电压为2.1V，T2、T5导通，T4截止，输出电压急剧下降到0V

DE段：Vi继续增大，T1基极电压被钳位在2.1V，输出电压稳定在0V。

输入特性曲线

对于输入端来说T2、T5可以看作是两个二极管，因为T1管基极电压是用来驱动T2、T5两个管子的发射结部分，等效为左图。当Vi<0V，T1发射结正偏表现出二极管输入特性曲线，Vi处于0~1.3V，T1管Ube>0，因此电流流向还为负，电流值逐渐减小，当Vi>1.4V，T1基极电压被钳位在2.1V，Ube<Uon，电流i为PN结反向偏置的漏电流，其中当Vi>2.1V时，Ube<0 ,Uce>0,三极管处于放大状态的倒置状态，电流放大系数β约等于0，电流仍为漏电流。

高电平输出特性曲线

高电平输出时，T4处于放大区而T5截止，等效图如图。RL为负载电阻，当负载电流IL稍微增大时，此时T4仍处于放大区，即Vo=Vcc-1.4-Ur2，输出电压保持不变，但是Ic随着IL逐渐增大，R4上的压降逐渐增大；当IL继续增大到一定值使得T4集电极电压<基极电压时，T4进入饱和导通状态，此时Vo=Vcc-IL*R4-0.2-0.7，呈线性随着IL的增大Vo减小。

低电平输出特性曲线

低电平输出时，T4处于截止区而T5导通，等效图如图。T5饱和导通时，Rbe内阻极小，因此低电平输出随着IL增大仅稍微线性增大。

输入端负载特性曲线

这里仅考虑Vi是由Vcc分压而来，不考虑外加Vi的情况。 输入端连接负载Rp，Vi = (Rp/(R1 Rp)*(Vcc-Ube))，当Rp << R1时，Vi随着Rp线性增大，当Vi>1.4V时，T1基极电压被钳位在2.1V，Vi被钳位在1.4V，不会随Rp增大而增大。 tip：如果门电路输入端浮空，无输入，相当于接了一个电阻无穷大的Rp，Rp分压为Vcc，该输入端口为1

版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。

发布者：全栈程序员栈长，转载请注明出处：https://javaforall.cn/213550.html原文链接：https://javaforall.cn

t4 vi

0 人点赞