PCBlayout 总结
1、关于规则
注：多个规则存在时需要设置规则的优先级，如：
（1）poly 和 keepout之间的clearance 规则定义
2、关于走线拐角
PCB走线中不能出现锐角和直角，而且走线也不能和IC的PIN脚垂直
首先不光是天线的布线不走锐角，在布线中最好都不走锐角，只是天线的布线尤为重要。1、对于高频电流来说，当导线的拐弯处呈现直角甚至锐角时，在靠近弯角的部位，磁通密度及电场强度都比较高，会辐射较强的电磁波，而且此处的电感量会比较大，感抗便也比钝角或圆角要大一些。 2、对于数字电路的总线布线来说，布线拐弯呈现钝角或圆角，布线所占的面积比较小。在相同的线间距条件下，总的线间距所占的宽度要比直角拐弯的少0.3倍。这是PCB布线的经验总结。
3、关于十字连接（花孔Releif Connect）和直接相连（Derict Connect ）的选择
花孔
- 在PCB上孔与大面积敷铜的连接部分如果使用直接连接的话,通常在焊接的时候比较容易出现虚焊的状况(因为散热太快,焊盘在焊接时温度比较低),在拆除这种焊盘上的元件的时候也很困难,因此一般建议使用花孔焊盘.当然,对于大电流焊盘,为了保证过流能力,最好使用直接连接的方式.
(2) 为了保证透锡良好，在大面积铜箔上的元件的焊盘要求用隔热带与焊盘相连，对于需过5A以上大电流的焊盘不能采用隔热焊盘
4、关于过孔Via
过孔需要敷上绿油，属性设置上需钩上两个Force:
如下图左边一个Via是勾选了两个FORCE的，右边是没有勾的，可以发现没有勾选时，Via
外围有一层阴影色的阻焊层。
常规过孔内径0.4mm(15.748mil) 外径30mil ,实际放置时尽量保持过孔一致。
5、关于丝印
丝印层字体选择：
敷铜设置（注意选择Pour Over All Same Net Objects 以及 Remove Dead Copper）：
6、其他
尽量单面贴元件，另一面放置ICT的测试点，且测试点不需要放Designer丝印。
需要放置光学定位点（一般3个）：
需要放置印制板号：
………………………………………….
7、附录
直角走线 直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量： T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。
总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。
PCB走线经验归纳
在PCB设计中，布线是完成产品设计的重要步骤，PCB走线的好坏直接影响整个系统的性能，布线在高速PCB设计中是至关重要的。布线的设计过程限定高，技巧细、工作量大。PCB布线有单面布线、 双面布线及多层布线。PCB 板的设计过程是一个复杂的过程，要想很好地掌握它，需电子爱好者自已去体会， 才能得到其中的真谛。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
- PCB走线几点经验
1、输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离；两相邻层的布线要互相垂直，平行容易产生寄生耦合。
2、地线＞电源线＞信号线，通常信号线宽为：8mil～12mil；电源线为50mil～100mil。对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
3、可以用一些孤岛铜，然后将其连接到地平面上。
4、在PCB板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
5、实在没地方布线，可考虑布在VCC层，其次考虑GND层。
6、标准元器件两腿之间的距离为100mil(2.54mm),所以网格系统的基础一般就定为100mil(2.54 mm)或小于100mil的整倍数，如：50mil、25mil、20mil等。一般布局时选择50mil网格，布线选择5mil网格，孔距和器件距离设为25mil（让器件之间可以走线）
7、我认为，蛇形走线就是单单为了长度匹配！！电感，滤波我觉得不会用这么笨的方法。
8、板边的铺铜要距离板边20mil。
9、PCB 板上延时为 0.167ns/inch.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。
10、线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。
11、PCB板上的走线可等效为串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/英尺。并联电阻阻值通常很高。
12、如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。
13、任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
14、只有在走网络飞线时，用*切换层时，才会自动加上Via。在执行Place Line时，换层时不会自动加上Via。
15、在走线前修改线宽的方法。在执行走线命令，并按下起始点后，在屏幕右下角会显示Track Width，这是当前线宽。此时可按Tab键修改线宽。而此线宽一直保持到下次走线时修改线宽。这个功能类似于DOS版的Current Track。注意：走网络飞线是Interactively Route Connections(也即菜单中的Place/Interactive Routing)，直接走线是Place Lines(即菜单中的Place/Line), 二者走线的线宽参数是不一样的，要分别设置。
一、 PCB走线几种方式
1． 直角走线
直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
2． 差分走线
差分信号在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，差分信号，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在抗干扰能力强、能有效抑制EMI、时序定位精确。对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。
误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
误区二：认为保持等间距比匹配线长更重要。PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。增大与其它信号走线的间距是最基本的途径之一。
3． 蛇形线
蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号 之间的时间偏移，往往不得不故意进行绕线。信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量。
下面是给Layout工程师处理蛇形线时的几点建议：
1． 尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗
的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2． 减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱
和。
3． 带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信 号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。
4． 高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5． 可以经常采用任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。
6． 高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
7． 有时可以考虑螺旋走线的方式进行绕线。
PCB走线中的3W与20H原则及五五规则：
3W原则:
这里3W是线与线之间的距离保持3倍线宽。你说3H也可以,但是这里H指的是线宽度,不是介质厚度,是为了减少线间串扰，应保证线间距足够大，如果线中心距不少于3倍线宽时，则可保持70%的线间电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。
针对EMI 20H原则：
是指电源层相对地层内缩20H的距离，当然也是为抑制边缘辐射效应。在板的边缘会向外辐射电磁干扰。将电源层内缩，使得电场只在接地层的范围内传导。有效的提高了EMC。若内缩20H则可以将70%的电场限制在接地边沿内；内缩100H则可以将98%的电场限制在内。
针对EMC 五—五规则：
印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。
1、输入与输出分开走
当输入是一个小信号，而输出是一个被放大了的比较强的功率信号，布板时应避免输入信号与输出信号走的太近，万不得已时，小信号与功率信号也不能平行走线
2、信号与电源分开走
在系统工作的时候，电源的成分并不纯净，为防止引起干扰，信号线应避免与电源的正极平行走线，尤其是以开关电源供电的高频电路
3、，高频与低频分开走
这个不用解释，高频信号辐射也能引起低频部分的稳定和噪声
上面说的都是些比较空洞的，下面来点实际的
4、预留足够的线径与安全间距
现在的PCB制造技术越来越精密了，但我们也不能走极限，虽然现在很多厂家的线径都能做到0.15mm，间距0.15mm，在实际的产品设计时，如果电路不是需要特别小，我们还是至少大于0.2mm为妥当，这样可以提高PCB制作的可靠性，免得出现PCB短路和断路的现象
5、过孔等于大于0.4mm，太小了PCB加工的时候不方便，太小的孔容易断钻头，插件元器件的焊盘孔径要大于引脚0.2mm以上，尤其是双面板的金属化孔，元器件引脚的直径是0.5，搞个焊盘的孔也是0.5，金属化孔后就会小于引脚的直径
6、走线的时候避免走90度直角，高频信号中严禁避免，防止信号线变天线往外辐射，走斜线还可以缩短走线距离
7、常规情况下，电路板的电流密度按1mm1A来估算，并尽量露锡，增加散热和导电面积
8、频率比较高的信号和电流比较大的走线需要加粗，比如数字电路中的时钟线，还有系统中的电源线，一般要求电源大于信号线1.5倍以上，地线要等于大于电源线，电源线和地线尽可能的短、粗
8、一个系统中有小信号，也有比较强的信号，一般要求电源先给强信号供电，比如电路中的功放级，后给小信号供电，比如小信号的前置放大级，当系统中有高频电路和低频电路的时候，需要各自单独供电，地线也要单独分开走
9、低频的电路中，小信号与功率信号的地线尽量分开走，到电源输出端处汇合，也就是我们常说的一点接地，避免大面积铺地，高频电路中要尽量就近接地，最好是大面积铺地，以防止高频信号的肌肤效应造成地之间的电位差引起的系统不稳定
10、贴片元件下面避免走线，这样不安全，也会有可能造成干扰，尤其是在晶振、电感、变压器等元器件下面绝对避免走信号线，最好也是离的远远的。
2016.0705
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。
发布者：全栈程序员栈长，转载请注明出处：https://javaforall.cn/219639.html原文链接：https://javaforall.cn
