适用于初学者熟悉工具及flow： 内容包括： 前仿（vcs，verdi）， lint检查（spyglass）， 综合（dc）， 后仿（vcs）， 形式验证（fm）， fpga验证（synplif vivado）
demo目录
rtl为简单demo代码，lib为综合的库文件；
每个文件夹中都包含运行程序的makefile脚本：
前仿
直接运行makefile中命令即可：vcs，verdi等
推荐查看：vcs实用技巧 verdi实用技巧
lint检查
直接运行makefile中命令即可：spyglass
推荐查看：SpyGlass安装教程 spyglass | 基础操作 spyglass | 常见错误lint
综合
包括综合工艺库lib；
会吐出ddc，netlist，sdc，sdf文件：
直接运行makefile中命令即可：dc
推荐查看：综合设置及实操
后仿
包括SDF，综合后的netlist网表： 直接运行makefile中命令即可：vcs，verdi等
推荐查看：芯片后仿及SDF反标
形式验证
直接运行makefile中命令即可：fm
推荐查看：形式验证与formality基本流程
fpga验证
synplif综合：
吐出的网表给vivado布线布局；
直接运行makefile中命令即可：run
vivado布线布局：
直接运行makefile中命令即可：run
生成bitfile；
推荐查看：synplify vivado安装教程 synplify | 基础操作
适用于初学者熟悉工具及flow，EDA软件需要自行安装，买定离手
下载链接：
