大家好，又见面了，我是你们的朋友全栈君
流水线设计的概念
它是面积换取速度思想的又一种具体现。
所谓流水线设计实际上是把规模较大、层次较多的组合逻辑电路分为几个级，在每一级插入寄存器并暂存中间数据。
流水线处理是提高组合逻辑设计的处理速度和吞吐量的常用手段。如果某个组合逻辑设计的处理流程可以分为若干步骤，而且整个数据处理过程是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法提高数据处理频率，即吞吐量。
数字逻辑电路构成
组合逻辑：组合逻辑是由与、或、非门组成的网络。常用的组合电路有多路器、数据通路开关、加法器、乘法器等。 时序逻辑：时序逻辑是由多个触发器和多个组合逻辑块组成的网络。常用的有计数器、复杂的数据流控制逻辑、运算控制逻辑、指令分析和操作控制逻辑。同步时序逻辑是设计复杂的数字逻辑系统的核心。时序逻辑借助于状态寄存器记住它目前所处的状态。在不同的状态下，即使所有的输入都相同，其输出也不一定相同。
用寄存器把理想的输出保留下来，待改变的时候再用新的数值来替换它，这种电路在数字系统中得到了广泛应用，它是数字电路模块组成的重要部件之一。
同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发
发布者：全栈程序员栈长，转载请注明出处：https://javaforall.cn/170391.html原文链接：https://javaforall.cn
