继续分享几个知识点。
1
做cts的时候，使用相同VT的cell，这可以降低由于VT miscorrelation引起的clock skew variation。
2
signoff guide中如果没有明确说clock derate如何加，那么需要这样的考虑：
ss lib中的电压是下限，需要考虑路径中电压高于基准电压的情况，因此需要考虑让capture clock变得更快。
ff lib中的电压是上限，需要考虑路径中电压低于基准电压的情况，因此需要考虑launch clock变得更慢的情形。
3
熟记这几个corner，对你的工作将会有帮助：
- wc：worst case：代表ss corner， 低压， 125度的情况。
- wcl：worst case， low temperature：代表 ss corner， 低压， -40度的情况。
- lt：low temperature：ff corner， 高压，-40度
- ml：max leakage：ff corner， 高压，125度
以上4个corner通常为signoff的corner。另外还有一些其他的corner，也较为常见，比如
- bc：best case：代表 ff corner， 高压， 0度的情况。
- wcz：worst case， zero：ss corner， 低压，0度的情况。
4
以前写了一些pv提速的文章，有写到如何不更改源文件，通过include语句在不更改源文件情况下进行参数的设置。最主要的是指定gds cdl的路径等。因为经常有人问，因此需要澄清一下，源文件中相关语句确实需要先注释掉，然后再存为golden，这样才可以不更改这个文件。如果不注释，是没有办法通过覆盖的方式完成的，会报error。
