本文案例板卡为:AM64x,它是一款基于TI Sitara系列AM64x双核ARM Cortex-A53 单/四核Cortex-R5F 单核Cortex-M4F设计的多核工业级核心板,通过工业级B2B连接器引出5x TSN Ethernet、9x UART、2x CAN-FD、GPMC、PCIe/USB 3.1等接口。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
分享内容包括有,软硬件资源,
硬件资源
SOM-TL64x核心板板载CPU、ROM、RAM、晶振、电源、LED等硬件资源,并通过工业级B2B连接器引出IO。
图 1 核心板硬件框图
图 2
图 3
CPU
核心板CPU型号为AM6412/AM6442,FCBGA(441)封装,工作温度为-40°C~105°C,引脚数量为441个,尺寸为17.2mm*17.2mm。
AM64x处理器架构如下:
表 1
CPU | TI Sitara AM6412/AM6442 |
---|---|
2x ARM Cortex-A53(64bit),主频1GHz | |
1x Cortex-R5F(AM6412)或4x Cortex-R5F(AM6442),主频800MHz | |
1x Cortex-M4F,主频400MHz | |
2x PRU-ICSSG,支持EtherCAT、TSN工业协议,每个PRU-ICSSG支持2个千兆网口(仅限AM6442) |
图 4 AM64x处理器功能框图
ROM
核心板通过MMC0总线连接eMMC,采用8bit数据线,eMMC型号兼容康盈(KOWIN)公司的KAS0311D(8GByte)和江波龙(Longsys)公司的FEMDRW008G(8GByte)。
RAM
核心板通过专用DDR总线连接1片DDR4,采用16bit数据线。DDR4型号兼容SK海力士(SK Hynix Inc)公司的H5AN8G6NCJR-xxI(1GByte)、Micron公司的MT40A512M16(1GByte)和MT40A1G16(2GByte),支持DDR4-1600工作模式(800MHz)。
晶振
核心板采用一个工业级有源晶振(OSC)为CPU提供系统时钟源,时钟频率为25MHz,精度为±50ppm。
电源
核心板采用分立电源供电设计,所选电源方案均满足工业级环境使用要求。电源系统设计满足CPU的供电和上电、掉电时序要求,采用5V直流电源供电。
LED
核心板具有3个LED。其中,LED0为电源指示灯,系统上电后默认会点亮;LED1和LED2为用户可编程指示灯,分别对应GPIO0_13和GPIO0_14两个引脚,高电平点亮。
图 5
图 6
B2B连接器
核心板采用4个连科公司的工业级B2B连接器,共240pin,间距0.5mm,合高4.0mm。其中2个60pin公座B2B连接器,型号NLWBP05-60C-1.0H,高度1.0mm;2个60pin母座B2B连接器,型号NLWBS05-60C-3.0H,高度3.0mm。
外设资源
核心板引出的主要外设资源及性能参数如下表所示。
表 2
外设资源 | 数量 | 性能参数 |
---|---|---|
GPMC | 1 | 支持4个片选信号;支持133MHz时钟的16位并行总线;支持100MHz时钟的32位并行总线;最高支持23位地址线; |
CAN | 2 | 支持CAN 2.0B协议;最高支持1Mbps速率; |
I2C | 6 | 标准模式最高支持100Kbps传输速率;快速模式最高支持400Kbps传输速率;高速模式最高支持3.4Mbps传输速率;备注:其中2路I2C为MCU专用资源 |
ADC | 1 | 12bit,8路模拟输入,采样率4MSPS;电压输入范围一般为0 ~ 1.8V;备注:此功能仅限AM6442 |
SPI | 7 | 每路SPI包含4个片选信号;最高支持50MHz工作频率;备注:其中2路SPI为MCU专用资源 |
MMC | 2 | 支持最高200MHz时钟;MMC0支持SD4.1/SDIO4.0/eMMC5.1规范,支持1、4、8位MMC模式;MMC1支持SD4.1/SDIO4.0规范,支持1、4位MMC模式;备注:核心板板载eMMC设备已使用MMC0,未引出至B2B连接器 |
FSI | 8 | 6个快速串行接口接收器(FSI_RX);2个快速串行接口发送器(FSI_TX);支持可编程的数据长度、硬件CRC校验、ECC等功能;支持最高50MHz时钟; |
OSPI/QSPI | 1 | 包含1个可配置为8通道OSPI闪存接口以及一个4通道QSPI的闪存子系统(FSS);包含4个片选信号;支持4线、6线、11线SPI接口;最高支持166MHz工作频率; |
PCIe | 1 | 支持单通道Gen2标准端口;支持RC或EP模式;最高通信速率可达5Gbps; |
USB 3.1 | 1 | 支持DRD(即Host或Device)模式;支持Super-Speed/High-Speed/Full-Speed/Low-Speed模式;备注:USB 3.1和PCIe共用一个SerDes,若已使用PCIe功能,则USB仅可支持USB 2.0 |
Ethernet | 2 | 采用RGMII接口,支持EtherCAT、TSN工业协议;支持10/100/1000M网口配置;支持网络自适应; |
Timer | 16 | 最高支持12路通用定时器;每路定时器具有专用32bit定时计数器,支持自动重载模式;支持1ms的滴答时钟生成;备注:其中4路Timer为MCU专用资源 |
ePWM | 9 | 最高支持9路PWM输出,每路PWM具有专用16位时基计数器(用于周期和频率控制);支持最高13.5MHz工作频率; |
UART | 9 | 在48MHz工作频率下,最高波特率可达3.6Mbps;支持硬件或软件流控;备注:其中2路UART为MCU专用资源 |
eCAP | 3 | 最高支持3路eCAP输入或PWM输出(不使用eCAP捕获模式时,可配置为PWM输出模式);每路eCAP具有专用32位时基计数器; |
eQEP | 3 | 最高支持3路eQEP输入;支持正交时钟模式和方向计数模式; |
CPTS | 3 | 支持8个硬件时间戳推送输入;支持时间戳计数器比较输出(CPTS_COMP);支持时间戳计数器位输出(CPTS_SYNC);支持6个时间戳生成器功能输出(CPTS_GENF0到CPTS_GENF5);支持32位和64位时间戳模式;备注:其中1路CPTS为MCU专用资源,1路CPTS为PCIe接口专用资源 |
Watchdog | 4 | 32bit定时器计数器; |
JTAG | 1 | 支持边界扫描;支持IEEE 1149.1和IEEE 1149.6。 |
部分外设资源存在引脚复用情况,在实际开发过程中可使用产品资料“4-软件资料ToolsWindows sysconfig-1.13.0_2553-setup工具”,参考我司提供的“5-硬件资料核心板资料PINMUXSOM-TL64x.syscfg”PINMUX文件对外设资源进行合理分配。
图 7
电气特性
工作环境
表 3
环境参数 | 最小值 | 典型值 | 最大值 |
---|---|---|---|
工作温度 | -40°C | / | 85°C |
存储温度 | -50°C | / | 90°C |
工作湿度 | 35%(无凝露) | / | 75%(无凝露) |
存储湿度 | 35%(无凝露) | / | 75%(无凝露) |
工作电压 | / | 5.0V | / |
功耗测试
表 4
工作状态 | 电压典型值 | 电流典型值 | 功耗典型值 |
---|---|---|---|
空闲状态 | 5.0V | 0.37A | 1.85W |
满负荷状态 | 5.0V | 0.46A | 2.30W |
备注:功耗基于TL64x-EVM评估板测得。测试数据与具体应用场景有关,仅供参考。
空闲状态:系统启动,评估板不接入其他外接模块,不执行程序。
满负荷状态:系统启动,评估板不接入其他外接模块,运行DDR压力读写测试程序,2个ARM Cortex-A53核心的资源使用率约为100%。
热成像图
核心板安装好散热器,在常温环境、满负荷转态下稳定工作10min后,分别在不开启风扇、开启风扇的情况下,测得热成像图如下所示。
备注:不同测试条件下结果会有所差异,数据仅供参考。
图 8不开启风扇
图 9开启风扇
请参考如上测试结果,并根据实际情况合理选择散热方式。
机械尺寸
核心板主要硬件相关参数如下所示,仅供参考。
表 5
重量 | 13.5g |
---|---|
PCB尺寸 | 35mm*58mm |
PCB层数 | 10层 |
PCB板厚 | 1.6mm |
安装孔数量 | 4个 |
元器件最高高度 | 2.5mm |
图 10
元器件最高高度:指核心板最高元器件水平面与PCB正面水平面的高度差。核心板最高元器件为CPU(U1)。
图11
底板设计注意事项
最小系统设计
基于SOM-TL64x核心板进行底板设计时,请务必满足最小系统设计要求,具体如下。
电源设计说明
VDD_5V_MAIN
VDD_5V_MAIN为核心板的主供电输入,以及为底板其它外设供电,电源功率建议按最大10W进行设计。
图 12
VDD_5V_MAIN在核心板内部未预留总电源输入的储能大电容,底板设计时请参照评估底板原理图,在靠近B2B连接器焊盘位置放置储能大电容。
图 13
VDD_3V3_SOM_OUT
VDD_3V3_SOM_OUT为BOOTMODE[0:15]信号的上拉配置电源,以及底板电源使能端的上拉配置电源,最大电流约为50mA,请勿用于其他负载供电。
图 14
VDD_3V3_MAIN
VDD_3V3_MAIN为评估底板外设接口电源。为使VDD_3V3_MAIN满足处理器的上电、掉电时序要求,推荐参考如下电路进行电源使能设计。
图 15
图 16
系统启动配置
由于BOOTMODE[0:15]引脚与GPMC存在复用关系,因此若使用GPMC外接设备,请保证CPU在上电初始化过程中BOOTMODE[0:15]引脚电平不受外接设备的影响,以免导致CPU无法正常启动。
核心板内部未对BOOTMODE[0:15]引脚进行上下拉配置,底板设计时,请参考评估底板BOOT SET部分电路进行启动配置电路设计。
图 17
系统复位信号
<POR_IN>/PU/3V3
<POR_IN>/PU/3V3为核心板的上电复位输入引脚,核心板已上拉10K电阻,默认情况请悬空处理。
E17/<PORz_OUT>/PD/3V3
E17/<PORz_OUT>/PD/3V3为核心板的复位输出引脚,核心板内部已设计10K下拉电阻,默认情况请悬空处理。对于有严格要求上电复位顺序的外设,需结合外设的上电时序和复位时序来使用E17/<PORz_OUT>/PD/3V3。
E18/<RESET_REQz>/PU/3V3
E18/<RESET_REQz>/PU/3V3为CPU的Warm_Reset输入引脚,核心板已上拉10K电阻,默认情况请悬空处理。
B12/<MCU_RESETz>/PU/3V3
B12/<MCU_RESETz>/PU/3V3为MCU域的Warm_Reset输入引脚,核心板已上拉100K电阻,默认情况请悬空处理。
其他设计注意事项
保留Micro SD接口
评估底板通过MMC1总线引出Micro SD接口,主要用于调试过程中使用Linux系统启动卡来启动系统,或批量生产时可基于Micro SD卡快速固化系统至eMMC,底板设计时建议保留此外设接口。
保留UART0接口
评估底板将UART0_RXD和UART0_TXD引脚通过CH340T芯片引至Micro USB接口,作为系统调试串口使用,底板设计时建议保留UART0作为系统调试串口。