我们继续第二章节反射相关知识的讲解。
01
端接方式
（1）串联端接：通常添加在源端，应使端接电阻与芯片输出内阻之和等于传输线的阻抗。
a、芯片输出引脚到串联端接电阻的距离应尽可能短，尽量控制在不考虑传输线效应的长度范围内。
b、串联端接不适用于双向传输的信号，且如果高电平和低电平的输出内阻不同时，不能完全消除反射。
c、这种线上电压是驱动电压的一半，因此不适合用于菊花链形式的多负载拓扑。
d、串联端接相当于增加了输出端的RC时间常数，会使信号上升沿变缓，因此不适用于较高速的信号。
图1、2 ADS仿真：串联端接
（2）并联端接：添加在末端，端接的阻抗值应与传输线阻抗相等。
a、并联端接到电源，会抬高低电平。端接到地，会拉低高电平；
b、同样会使信号边沿变缓慢；
c、会增加直流功耗，且需要驱动端有足够的驱动能力。
图3、4 ADS仿真：并联端接
（3）RC端接：在并联端接的基础上串联一颗电容，端接电容由信号的频率决定，电容过小，会造成严重的信号问题。
a、端接电容选择大电容有利于信号，但选择的时候应该注意电容的谐振点，大电容谐振点低，容易工作在谐振频率外，呈现感性。会造成高频分量衰减过大。
b、AC端接适合周期性信号，不适合非周期性信号。
c、会导致容性负载增加，RC延时增加。
d、相对于并联端接，有助于减小直流功耗。
图5、6 ADS仿真：RC端接
（4）戴维南端接：通过两个电阻来吸收反射，可以获得最快的电路性能，适用于高速信号。
a、配置电阻计算公式：Z0=(R1*R2)/(R1 R2)
b、通过改变R1和R2的值可以使电压上偏或者下偏。
c、因为有上下拉，会导致高电平偏低，低电平偏高（相比并联端接更加均衡一些）。
d、选取的阻值不匹配，可能会加重反射带来的影响。
e、高低电平下都有电流，增加了直流功耗。
图7、8 ADS仿真：戴维南端接
（5）DDR3的ODT(On-die Termination)采用的是戴维南端接方式，这样能保证信号的高低电平更加均衡，噪声容限更好一些。但戴维南端接的功耗更大，因此在DDR4以后采用了POD端接，也就是并联端接，这样当信号为高电平时就不会产生直流功耗。
a、DBI(Data Bus Inversion)：信号每8bit存在4bit以上0时，就会对信号电平进行反向，减小0电平带来的功耗。
b、VrefDQ Training：动态调整Vref，保证信号处于最佳眼宽状态，提高系统数据总线的信噪等级。
图9 端接在DDR设计中的应用
02
拓扑结构
常用拓扑方式：点对点、菊花链（fly-by）、树形（T）、星形、远端簇。
（1）点对点拓扑：信号由驱动端经过传输线，直接到达接收端。
a、手机中基本上都是点对点拓扑结构，方便控制走线延时、阻抗。
（2）菊花链拓扑：多负载拓扑结构，按照先后顺序依次连到每个负载端。
a、适用于低速信号，对于高速信号会产生严重反射；
b、Fly-By（DDR走线【DDR一般会有时序补偿】）是一种短分支的菊花链，分支越短对信号越有利。
c、第一个分支的信号最差，最后一个分支信号最好。优化第一个分支满足要求，则整个链路都没什么问题。
图10 菊花链拓扑示意图
图11、12 ADS仿真：菊花链拓扑
（3）树形拓扑（分支=2）：适用于各个分支负载等长的情况，需要驱动端有足够的驱动能力。
a、常用的T拓扑，也叫等臂分支，分支应尽可能短。
b、T拓扑本身存在大量的阻抗不连续，如果分支长度完全相等，则两边的反射大小相等方向相反，可以彼此抵消部分反射。
c、应该使主干道的区域尽可能长，分支区域的尽可能短。
d、使用T拓扑应使两边尽可能完全对称，对称包含等长和端接等等。
图13 T拓扑示意图
图14、15 ADS仿真：T拓扑
（4）星形拓扑和远端簇（分支>2）：星形拓扑在源端分开，远端簇在末端分开。考虑多负载的情况，优先使用远端簇。
a、星形适用于低速且单向传播的信号，如时钟等。使用该拓扑时主干走线越短越好，主干走线变短之后，后端走线则接近于点对点传输。
b、远端簇要求末端越短越好。
图16、17 ADS仿真：星形 远端簇
03
容性负载与补偿
（1）容性负载：
a、分支、负载、过孔等都会产生容性负载；
b、寄生电容：通常封装0.3~0.4pF，过孔0.6~0.8pF，Die 1~3pF
c、当线路中存在电容时，信号在到达的瞬间，电容阻抗为0；随着电容充电，阻抗逐渐升高，变为开路。
d、电容存在于末端会导致信号上升沿变缓。当电容足够大时，会导致波形幅度达不到预期。
e、电容存在于线路中间不但会导致上升沿变缓，还会产生强烈的反射。
图18、19 ADS仿真：容性负载仿真
（2）容性负载补偿：
a、对于多负载拓扑（如多片DDR），每一负载都会引入容性负载，造成反射会让阻抗偏低，由于负载彼此靠近，被拉低的阻抗来不及恢复又会被下一个容性负载拉低，因此造成整个区域内的阻抗偏低。
b、这时需要容性负载补偿来补偿这部分的阻抗，避免阻抗不连续。补偿方式为主通道阻抗降低，容性负载区域阻抗增加（具体阻抗可以根据走线长度再去仿真）。以平衡容性区域和主干道区域的阻抗平衡。
c、对于>=4片DDR，可以考虑容性负载补偿。
图20、21 ADS仿真：容性负载补偿
04
桩线和分支
（1）Stub指走线中多余的线头，常见于过孔残桩、未连接走线。
（2）当信号抵达分支时，感受到的阻抗是分支和传输线并联的阻抗，因此会形成反射。同时分支会引入容性负载，导致tr变缓。分支越长、对信号影响越严重。
（3）常用分支优化手段：HID、背钻、删除多余盘、两次过孔。
图22、23 ADS仿真：分支对信号质量的影响
仿真文件下载链接：https://pan.baidu.com/s/187e4ays98bcnf0hLMbGffg
提取码：d22d
END
本期《信号完整性基础》就讲解到这，欢迎评论区留言，下期我们接着介绍串扰相关知识。
