设计分析时，我们除了查看资源利用率、时序指标、功耗等基本信息之外，有时也需要查看跟输入/输出管脚相关的信息，此时，就要用到这两个Tcl命令。
第一个命令：report_datasheet
通常，我们在看某个芯片的数据手册时，会看到输入/输出管脚的建立时间、保持时间、最小/最大延迟等。这些信息都可以借助此命令生成，这也正是datasheet的含义。打开布线后的网表文件，执行命令
report_datasheet -name datasheet
会生成如下图所示的报告。
这个报告会显示所有输入/输出管脚的相关信息，例如：输入/输出的Reg类型，图中FDRE和FDRE(IO)含义是不同的。后者表面该管脚连接的寄存器在I/O Bank内。内部驱动时钟、分析类型（可以是FAST或SLOW）等。
左侧导航栏如果选择Input Ports Setup/Hold，则会显示如下图所示建立时间和保持时间信息。
第二个命令report_io_reg
该命令具体使用格式如下所示。
xilinx::ultrafast::report_io_reg
打开布线后的网表执行该命令会生成如下图所示内容。相比于report_datasheet，该命令生成的内容相对简单一些，仅包含管脚方向（输入/输出）、具体位置、时钟区域、是否使用ILOGIC或OLOGIC等。
报告末尾会汇总给出其他信息，如下图所示。显示了未使用IOB寄存器的输入/输出管脚个数和未连接的管脚个数。这也正是此命令的主要功能。
Copyright @ TeacherGaoFPGAHub
转载事宜请私信 | 获得授权后方可转载
