闭关六个月整理出来的微机原理知识点（特别适用河北专接本）

大家好，又见面了，我是你们的朋友全栈君。

A14运算器和控制器又称为中央处理器（CPU）。
计算机由运算器控制器存储器输入设备输出设备五大部分组成。
根据传送的信息类型，系统总线可以分为三类：数据总线地址总线控制总线
8086CPU由总线接口部件BIU 执行部件EU 组成。
半导体存储器按存取方式不同，分为读写存储器RAM 只读存储器ROM。
读写存储器RAM 指可以随机地、个别地对任意一个存储单元进行读写的存储器。
只读存储器ROM 指在正常工作情况下只能读出信息，而不能写入信息的存储器。
PC机存储单元的物理地址分为两个部分：段地址和偏移地址。
有效地址众可有三个地址变量，分别为位移量基质和变址。
当（SS） = 2000H，（SP）=0100H时，向堆栈中压入了3个字数据后，（SS） =2000H，（SP）=00FAH。
I/O接口的作用主要有匹配外设与主机间的数据形式匹配外设与主机间的工作速度在主机与外设间传递控制信息。
I/O接口大致分为 I/O接口芯片和 I/O接口控制卡两类
I/O接口的组成需要两部分，I/O接口端口总线连接逻辑
I/O端口从逻辑上讲就是可被CPU访问的寄存器缓冲器，锁存器特定部件。
I/O端口可以三种类型，数据类型输入状态信号类型输出控制信号类型。
总线连接逻辑的内容主要有 I/O端口寻址逻辑信号转换逻辑缓冲逻辑。
微机中端口的编址方式通常有统一编址和独立编址。
CPU与一个外设交换信息，通常有数据状态信息控制信息。
CPU和外设交换数据时，还需要一个协同策略，一般有程序控制I/O 中断驱动 I/O 直接存储器存取DMA 三种方式。
程序控制I/O是以 CPU 为主动方。
中断驱动I/O是以外设为主动方。
直接存储器存取DMA 是外设直接和存储器交换数据。
在DMA传送方式中由 DMA控制器DMAC 直接从CPU接管并控制系统总线进行高速高效率的数据传送。
所谓中断是指CPU在正常运行程序中，由于内部/外部事件或由程序的预先安排引起CPU中止正在运行的程序而转到为内部/外部事件或为预先安排的事件服务的程序中去。
在中断技术中，将引起中断的原因或发出中断申请的来源称为中断源。
中断系统的功能主要包括分时操作实现实时处理故障处理
PC机中各种类型的中断共有 256 个。
不可屏蔽中断是由CPU的一个输入端 NMI 得到上跳边沿而引发的中断。
外中断是由外设引发的硬件中断，由CPU的输入端 INTR 接收。
由中断指令INTN引发的中断称为软中断。
从外设发出中断请求信号到真正转入中断服务程序执行需要一段时间，这就是中断等待时间。
8086CPU可访问存储器的单元数为 1MB。
所谓定点数，即小数点在数中的位置是固定不变的。
8086的存储器采用段结构方式，一个段的最大长度为64K。
CPU根据CS的内容和指令指针IP 的内容来计算指令的物理地址。
当允许CPU响应外中断时，IF标志应置为1。
标志寄存器中的九个标志按功能可分为两种：状态标志控制标志。
按外设性能及通用程度，I/O接口分为两类（I/O接口芯片和 I/O接口控制卡）
PC机中，I/O接口芯片的端口地址共有 1024 个。
8250芯片引脚A0A1A2与DLAB配合，选择内部寄存器，其中DLAB最高位为线路控制寄存器。
可编程中断控制器8259A每片具有 8 级优先权控制。
中断向量表是在内存单元的前1k个字节，开始位置0000H:0000H。
矢量地址就是入口的地址，因为是先低后高放的，所以是倒着出来的中断服务子程序入口的地址。
触发器、寄存器及存储器之间有什么关系？ a. 触发器是计算机记忆装置的基本单元，一个触发器能存储一位二进制代码。 b. 寄存器是由触发器组成的，一个触发器只有一个 1 位寄存器，多个触发器就可以组成一个多位寄存器。 c. 存储器由大量寄存器组成的，其中每一个寄存器称为一个存储单元，它可以存放一个有独立意义的二进制代码。
8086 微机系统中存储器为什么要分段？哪几个寄存器与分段有关？ a. （1）①8086CPU 提供了 20 位的地址总线，可寻址 1MB 存储空间，而 8086 内部寄存器都是 16 位的，寻址能力是 64KB。（2分） b. ②因此，为能实现对存储器寻址 20 位的物理地址，可将 1MB的存储空间划分为若干个逻辑段，每个逻辑段可寻址 64KB，（3 分） c. ③各逻辑段之间可以部分、完全覆盖，连续、不连续等非常灵活。（1 分） d. （2）与分段有关的寄存器有：CS（代码段寄存器）（1 分）、DS（数据段寄存器）（1 分）、SS（堆栈段寄存器）（1 分）、ES（附加段寄存器）。（1 分）
什么是中断源？识别中断源有哪些方法？ a. 引起中断的原因或发出中断申请的来源，称为中断源。（2 分） b. 识别方法①每个中断源都有一条中断请求信号线，且固定一个中断服务程序的入口地址，（2 分） c. CPU 一旦检测到某条信号线有中断申请，就进入相应的中断服务程序（2 分）。 d. ②向量中断，使用向量中断系统的中断源，除了能输出中断请求信号外，还能在 CPU 响应了它的中断请求后输出一个中断向量，（2 分） e. CPU 根据这个中断向量能够获得该中断源程序的入口地址，从而为其服务。（2 分）
Intel2164A 是一种典型的动态 RAM 芯片，其引脚如下图所示。8 片 2164A 构成64KB 存储器，请问（1）如何利用 8 条地址线在芯片内寻址 64K 单元？用到哪些信号引脚？（2） Intel2164A 数据读写是如何实现的？用到哪些引脚？ a. （1）DRAM 地址线采用行地址线和列地址线分时工作，DRAM对外部只需引出 8 条地址线。（2 分） i. 芯片内部有地址锁存器，（1 分） ii. 利用多路开关，由行地址选通信号RAS（RowAddress Strobe，4 号引脚），把先送来的 8 位地址送至行地址锁存器（2 分）； iii. 由随后出现的列地址选通信号CAS（ColumnAddress Strobe，15 号引脚）把后送来 8 位地址送至列地址锁存器。（2 分） b. （2）2164A 数据的读出和写入是分开的，由WE 信号控制读写。（2 分） i. 当WE 为高电平时，读出，即所选中单元的内容经过三态输出缓冲器在 DOUT 引脚读出。（2 分） ii. 当WE 为低电平时，实现写入。（2 分） iii. DIN 引脚上的信号经输入三态缓冲器对经输入三态缓冲器对选中单元进行写入。（2 分）
8086 微处理器在访问四个当前段时，堆栈段的偏移量由 SP 提供。
8086微处理器访问存储器时，物理地址是由段地址和偏移地址共同决定的，CPU中负责生成物理地址的部件称作地址加法器
8086微处理器运算器中的算术逻辑部件ALU用来对数据进行算术、逻辑运算，运算结果的一些特征由 FLAG 来存放。
简述 8086 微机系统中硬件中断和软件中断的区别 a. ①硬件中断由硬件产生，通过 INTR 和 NMI 引脚发送给 CPU，软件中断由软件的中断指令或其他异常产生。（3 分） b. ②硬件中断的中断号由中断控制器提供；软件中断中断号在指令中提供或隐含，不需要中断控制器。（3 分） c. ③硬件中断具有随机性，软件中断具有确定性。（2 分） d. ④大部分硬件中断需要 CPU 发送响应信号，软件中断不需要。（1 分） e. ⑤硬件中断除 NMI 之外均可以屏蔽，软件中断不能屏蔽（1分）
在 8086 微处理器构成的系统中，什么是存储器的规则字和非规则字？8086 微处理器对一个规则字和一个非规则字读写时，有什么差别? a. ①规则字是在存储器中存储的起始地址为偶数（地址最低位 A0为 0）的字数据，非规则字是指在存储器中存储的起始地址为奇数（地址最低位 A0为 1）的字数据（4 分） b. ②规则字读写需要一个总线周期（2 分），发送 A0 为 0，BHE为 0，一个总线周期读写一个字。（1 分） c. ③非规则字读写需要两个总线周期（2 分）。第一个总线周期读写时先读取偶存储体（或偶地址）数据，A0 为 1，BHE 为 0，取得高 8 位数据，第二个总线周期读取奇存储体（奇地址）数据，A0为 0，BHE 为 1，取得低 8 位数据（1 分）。
ROM、PROM、EPROM 和 EEPROM 在使用上各有什么特点？ a. . ①ROM 为只读存储器，制造时数据就已经固化好（1 分），使用中不可以改变（1 分）。 b. ②PROM 为一次可编程只读存储器，出厂时内容为空白（1分），只可以写入一次数据（1 分）。 c. ③EPROM 为可擦除只读存储器，出厂时内容为空白（1 分），写入数据后可以通过紫外线照射擦除（1 分），可以多次写入和擦除（1 分）。 d. ④EEPROM 为电可改写只读存储器，出厂时内容为空白（1分），写入数据后可以使用电信号擦除（1 分），可以多次写入和擦除（1 分）。
74LSL138是一个38译码器，其中一定包含G1,G2A,G2B G2都是低电平有效，然后还有ABC三位构成八位的地址使用。
BIU有 4个16个段寄存器, 一个16位的指令指针(IP), 6字节的指令队列 ; 地址加法器20位, 因为要把两个十六位的运算之后得到20位的物理地址…
存储器的存取速度可用存取时间和存取周期两个时间参数来衡量，其中后者比前者大。
CPU中的总线接口部件BIU，根据执行部件EU的要求，完成CPU与存储器或IO接口的数据传送。
在8086宏汇编过程中不产生指令码，只用来指示汇编程序如何汇编的指令是伪指令。
在进入DMA工作方式之前，DMA控制器当作CPU总线上的一个IO接口。
8086系统中的存储器分为几个逻辑段？各段之间的关系如何？每个段寄存器的作用是什么？ a. 8086CPU 将1MB 的存储空间分成逻辑段来进行管理： b. 每个逻辑段最小为16B。所以最多可分成64K 个段；每个逻辑段最大为64KB，最少可分成16个逻辑段。 c. 各段的起始位置由程序员指出，可以彼此分离，也可以首尾相连、重叠或部分重叠。4个16位的段寄存器用来存放每一个逻辑段的段起始地址： d. CS 中为代码段的起始地址；DS中为数据段的起始地址；SS 中为堆栈段的起始地址；ES 中为附加段的起始地址。
简述在最小工作模式下，8086 如何响应一个总线请求？ a. 外部总线主控模块经 HOLD 引线向 8086 发出总线请求信号； b. 8086 在每个时钟周期的上升沿采样 HOLD 引线； c. 若发现 HOLD=1 则在当前总线周期结束时(T4 结束)发出总线请求的响应信号 HLDA； d. 8086 使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。
串行异步通信字符格式中的停止位和空闲位有什么不同？ a. ①停止位和空闲位都是高电平； b. ②停止位是字符格式中规定好的，是传递字符的一部分； c. ③两个互相通信的系统，在传输线上没有字符传送时是高电平。这个高电平称为空闲位。
串操作一定要指定SI,DI SI是源字符串地址，DI是目的地址 a. MOVSB 是复制字符串 b. STD是DF置位（逆向） CLD是DF复位（正向） c. LODSB [DS]:SI->AL SI自动加 d. STOSB AL->[ES]:DI DI自动加 e. REP 重复操作（CX控制）
计算机中表示实数的方法有两种，即定点表示和浮点表示。
一个微处理器主要由运算器、控制器和内部存储器构成。
8086/8088中，进栈和出栈操作都是以字为单位。
半导体存储器主要分为两大类，即随机存取存储器(简称RAM)和只读存储器(只读ROM)
8086存储器按字节进行编制。
8086中断源分为内部中断和外部中断两大类。 a. 内部中断：为了处理程序运行过程中发生的一些意外情况或调试程序而提供的中断。 b. 外部中断由外部硬件产生，由CPU外部中断请求信号触发，分为非屏蔽中断NMI和可屏蔽中断INTR。
8259A开始正常工作之前，必须用初始化命令ICW来设定其工作方式。
半导体存储器有哪几个性能指标，简述各自概念 a. 1、存储容量存储容量是半导体存储器存储信息量大小的指标。半导体存储器的容量越大，存放程序和数据的能力就越强。 b. 2、存取速度存储器的存取速度是用存取时间来衡量的，它是指存储器从接收CPU发来的有效地址到存储器给出的数据稳定地出现在数据总线上所需要的时间。存取速度对CPU与存储器的时间配合是至关重要的。如果存储器的存取速度太慢，与CPU不能匹配，则CPU读取的信息就可能有误。 c. 3、存储器功耗
8255A是可编程的并行接口芯片。
连接主机与外设间的电路称为接口。
DAC0832 是 8 位的数模转换器。
汇编程序中，子程序定义中的最后一条可执行语句是 RET 指令。
串行通信中，发送方、接收方使用相同的波特率。
8086CPU 从功能上可分为哪两部分？它们的功能分别是什么？ a. 8086 从功能上分为总线接口部件（BIU）和执行部件（EU）。（5 分） b. 总线接口部件的功能是负责 CPU 与存储器、I/O 设备间的数据传送。执行部件负责指令的执行。（5 分）
CPU 与外设间通信为什么需要设置接口电路？ a. CPU 与外设间设置接口电路的原因主要包含以下四个方面。 i. 1) CPU 与外设二者的信号不兼容，包括信号线的功能定义、逻辑定义和时序关系。 ii. 2) CPU 与外设的速度不匹配，CPU 的速度快，外设的速度慢。 iii. 3) 若不通过接口，而由 CPU 直接对外设的操作实施控制，会使 CPU 处于穷于应付与外设打交道之中，大大降低 CPU 的效率。 iv. 4) 若外设直接由 CPU 控制，会使外设的硬件结构依赖于 CPU，对外设的发展不利。
.在 8086 微机系统中，完成对指令译码操作功能的部件是EU。
在 8086 最小工作模式下，决定 CPU 最终接受或发送数据的引脚是 DT/-R。
在 8086 中，ALE 信号的功能是地址锁存允许信号。
在最小模式下，8086CPU 一个基本的总线周期一般由几个时钟周期组成？以读总线周期为例，请说明在每个时钟周期中，CPU 做了哪些工作？ a. 8086 一个基本的总线周期一般由 4 个时钟周期（T1，T2，T3，T4）组成。（2 分） b. T1：CPU 向数据/地址分时复用总线上发出访问存储器或 I/O 端口的地址信息。（2 分） c. T2：CPU 从总线上撤销地址，发出读控制信号，使复用总线的低 8 位处于高阻状态。（2 分） d. T3：数据/地址分时复用总线的低 8 位上出现从内存或I/O 端口读入的数据。（2 分） e. T4：8086 完成数据传送，控制信号变为无效，结束总线周期。（2 分）
简述 I/O 接口的基本功能是什么？接口内部一般由哪些寄存器组成？ a. ①I/O 设备的选择。（2 分） b. ②对输入/输出的数据进行缓冲、隔离和锁存。（2 分） c. ③对信号的形式和数据的格式进行变换。（2 分） d. ④与 CPU 和 I/O 设备进行联络。（2 分） e. 接口内部寄存器的种类：一般由数据、状态和控制三类寄存器组成。（2
简述 8086CPU 响应可屏蔽中断的条件。 a. ①无总线请求。系统中其他的总线设备没有向 CPU 发总线请求，无总线竞争；（2分） b. ②无非屏蔽中断或其他更高级中断源的请求。因 NMI非屏蔽中断请求的优先级高于可屏蔽中断请求 INTR。（2分） c. ③CPU 执行完当前指令。（2 分） d. ④开中断，即 CPU 允许中断，IF 标志的状态为 1。（2 分） e. ⑤CPU 通过INTA引脚连续发送两个负脉冲，外设接口在接到第二个负脉冲后，发送中断类型码，此时 CPU 才开始处理中断。（2 分）
在微机系统中，CPU 对中断源的管理可采用中断向量方式。设某中断向量在中断向量表中 0000H：0018H 单元开始按地址递增方向依次存放95H、96H、97H 和 98H，99H，9AH，9BH 和 9CH 八个字节，请回答：该向量对应的中断类型码和中断服务程序的入口地址的CS 和 IP 分别是多少？并简述所得结论的理由。 a. 分析：根据题意要求， 0000H ： 0018H 所对应的物理单元地址为：00000H 0018H=00018H=24。(2 分) b. 中断类型号为：24÷4=6。（2 分） c. 中断服务程序的入口地址为 9897H：9695H，CS 为9897H，IP 为 9695H。（4 分） d. 理由如下： e. 在实地址模式下，8086 系统有 256 个中断向量（中断类型码），每个中断类型码占有 4个字节。如中断类型码 n，占用 4n，4n 1 和 4n 2,4n 3 四个字节单元。（2分） f. 在这四个字节单元中存放着中断向量对应的中断源的中断服务程序的入口地址。（2分） g. 4n 和 4n 1 存放着中断服务程序的偏移地址（IP），4n 2 和 4n 3 存放着中断服务程序的段地址的高 16 位（CS）。（3 分）
总线分为三类：片内总线, 系统总线, 通信总线，
按照传送信息分类控制总线、数据总线和地址总线
EU和BIU的功能结构特点： a. 总线接口部件和执行部件并不是同步工作的，他们按指令流水线原则协调管理 b. 两个部件相互独立，相互配合又非同步的工作。 c. 在时间上它们是并行工作，即CPU的EU在执行指令的同时BIU进行取指令操作 d. 提高了CPU的工作效率，充分利用了总线。
8086/8088内部有14个16位寄存器，按功能可分为一下几类 a. 8个通用寄存器 b. 4段寄存器 c. 2控制寄存器，指令指针寄存器IP，状态寄存器PSW
CPU中负责生成物理地址的部件称作物理地址加法器。
8086微处理器运算器中的算术逻辑部件ALU用来对数据进行算术，逻辑运算，运算结果的一些特征由PSW/FR/程序状态字/标志寄存器/Flags
控制器由指令部件、时序部件和控制信号形成部件三部分组成。其中指令部件由四部分组成：程序计数器用于存放现行指令的地址；指令寄存器用于存放现行指令；指令译码器对现行指令进行分析，输出相应的操作控制电位；程序状态寄存器用于存放程序的工作方式和运算结果。时序部件用来产生计算机各部件所需的定时信号。控制信号形成部件用来产生所有指令所需的各种微操作控制信号。
存取速度：寄存器 > Cache > 内存bai > 硬盘 > 光盘 > 软盘
我们知道触发器是计算机记忆装置的基本单元，一个触发器能储存一位二进制代码。寄存器是由触发器组成的。一个触发器就职一个一位的寄存器，多个触发器就可以组成一个多位的寄存器。存储器是由大量寄存器组成的，其中每一个寄存器就称为一个存储单元。它可以存放一个有独立意义的二进制代码。
在对存储器芯片进行片选时，有全译码方式、部分译码方式及线选方式，简述三种方式的概念及优缺点 a. 全译码方式：所有的系统地址线都参与对存储单元的译码方式。其中，低位地址线对片内存储单元进行译码寻址，高位地址线对存储芯片进行译码寻址（片选译码），在此方式下，每个存储单元的地址都是唯一的，无重复地址，但译码电路复杂，连线较多。 b. 部分译码方式：只有部分高位地址线参与对芯片的译码，对于被选中的芯片，这些未参与译码的高位地址可以是0也可以是1，因此，每个存储单元对应多个地址（地址重复）,需要选取一个可用地址，按0时使用的地址称为基本地址。此译码方式可简化译码电路的设计，但地址重复，系统的部分地址空间被浪费。 c. 线选方式：只有少数几根高位地址线参与芯片的译码，且每根负责选中一个芯片组，地址有可能不连续。不需要译码，此方法构成简单，但地址空间严重浪费，有地址重复现象。
2164A如何利用8条地址线在芯片内寻址64K单元？用到哪些信号引脚？2164A数据读写是如何实现的？用到哪些引脚？ a. DRAM地址线采用行地址线和列地址线分时工作，DRAM对外部只需引出8条地址线。片内部有地址锁存器，利用多路开关，由行地址选通信号，把先送来的8位地址送至行地址存器，由随后出现的列地址选通信号CAS把后送来的8位地址送至列地址存器。 b. 2164A数据的读出和写入是分开的，由/WE信号控制读写。当/WE为高电平时，读出，即所选中单元的内容经过三态输出缓存器在/WE为高电平时，读出，即所选中单元的内容经过三态输出缓冲器在Dout引脚读出，当/WE为低电平时，实现写入。Din引即上的信号经输入三态缓冲器对经输入三态缓冲器对选中单元进行读写。
半导体存储器有哪些性能指标，简述各自概念。 a. 存储容量：半导体存储器存储信息量大小的指标。半导体存储器容量越大，存放程序和数据的能力就越强。 b. 存取速度：用存取时间来衡量的，它是指存储器从接受CPU发来的有效地址到存储器给出的数据稳定的出现在数据总线上所需要的时间。 c. 功耗：指他在正常工作时所消耗的电功率。通常，半导体存储器的功耗和存取速度有关，存取速度越快，功耗越大。 d. 可靠性：指他对周围电磁场、温度和湿度等的抗干扰能力。可靠性较高，寿命也较长，用平均无故障时间来衡量。 e. 集成度：指他在一块数平方毫米芯片上能够继承的晶体管数目，有时也可以每块芯片上集成的”基本存储电路“个数来表示。
指令执行所需的操作数不会来自控制器
a. CLD 是DF=0 字符串正向走 b. STD是DF=1 字符串逆向走 c. CLI 是关中断标志 d. STI是开中断标志
当DMA控制器向CPU请求使用总线后，CPU在总线周期结束后响应这些请求。
8086CPU采用优先排队方式以便在有多个中断源中确定一个中断，并转入相应的中断服务程序。
文件格式 a. 编辑程序输出的文件有.asm b. 汇编程序输出的文件有.obj.crf.1st c. 连续程序输出的文件有.exe.map
8255复位后，如未设置其工作方式，则其工作在方式0
对8253进行操作时前，都必须先向8253写入一个方式控制字以确定8253的工作方式。
在8086/8088系统中，当工作在最大方式时，/INTA信号由8288器件提供的。
微机唯一能够直接识别和处理的计算机语言是机器语言。
什么是引脚分时复用？请说出8086CPU有哪些引脚是分时复用的？如何分时复用？ a. 8086 的数据线和地址线是分时复用的，所以常把 8086的总线称为多路总线，即某一时刻总线上出现的是地址，另一时刻总线上出现的是数据。正是这种引脚的分时使用方法才能使 8086 用 40 条引脚实现 20 位地址、16 位数据及众多的控制信号和状态信号的传输。 b. 8086CPU 的分时复用的引脚有：地址/数据复用引脚是：AD15～AD0，在总线周期的 T1 状态，传送地址信息，在其它状态则传送数据信息；地址/状态复用引脚是：A19/S6～ A16/S3，这些引脚在总线周期的 T1 状态输出地址的高 4 位，在总线的 T2、T3、TW 和T4 状态时，用来输出状态信息。
简述可屏蔽中断和非可屏蔽中断、内部中断和外部中断的区别？ a. （1）受中断标志位控制的可进行允许或禁止操作的中断，称为可屏蔽中断；必须立刻响应的中断请求，如电源掉电、机器故障等，不受中断标志位控制的中断称非屏蔽中断。 b. （2）内部中断是指中断源来自主机内部，如运算出错、程序调试和软件中断等；部中断来自主机之外，往往通过CPU 的中断请求引脚引入主机，如外部设备、实时时和硬件故障产生的中断等。
OUT 40H,AL指令后/RD的信号为高。
间接寻址方式中，操作数在内存单元中
数据的输入输出指的是CPU与外设进行数据交换
中断优先级 a. 内部中断或异常 b. 软件中断 c. 外部不可屏蔽中断 d. 外部可屏蔽中断 e. 单步中断
在 8086 组成的系统中，地址线 A0 为什么不参加存储器的片选的片内单元选取？ a. 在 8086 系统中由于外部数据总线是 16 位，而存储器又是按字节编址的，所以把 1M 字节的存储空间分为两个512K 字节的存储体。 b. 一个为低组，用于存放偶地址字节(低字节组)，一个为高组，用于存放奇地址字节(高字节组)。两个存储体用地址线 A。和高字节允许信号 BHE 作为低组和高组的选通信号。 c. A 0 ＝0 选通偶地址存储体，偶地址存储体的数据线与数据总线的低 8 位(D 7 —D 0 )相连； d. BHE＝0 选通奇地址存储体，奇地址存储体的数据线与数据总线的高 8 位(D 15 一 D 0 )相连。 e. 8086CPU 可以访问任何一个存储体，读写一个字节，也可以同时访问两个存储体，读写一个字。所以 A 0 就不能参加存储芯片的片内选择线，而是作为存储体的地址译码选择线。
设AX=1296H,执行后CBW指令后，AX的内容为0FF96H
RESET信号高电平初始化状态时，将使8086处理器的CS寄存器置成FFFFH
一地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数采用隐含寻址方式。
指令系统中采用不同寻址方式的目的是缩短指令长度，扩大寻址空间
ORG用于设定当前可分配内存单元的偏移地址
字节是内存的基本编址方式
内存储器由半导体器件构成
一次读写操作不是只能访问一个存储器单元
线选发采用的方法是直接用地址作为片选
I/O端口独立编址的译码电路较简单。
在计算机系统中，多个系统部件之间信息传送的公共通道称为总线。就传送的信息的性质而言，在公共通道上传送的信息包括控制信息和数据信息。
I/O端口的两种编址方式中，独立编址方式不占用存储器的访存空间。
Intel8251A工作在异步方式时，每个字符的数据长度位5-8位。
简述8253的工作方式和每种方式的特点。 a. 方式 0：计数结束，产生中断 b. 方式 1：可重复触发的单稳态触发器 c. 方式 2：分频器 d. 方式 3：方波发生器 e. 方式 4：软件触发的选通信号发生器 f. 方式 5：硬件触发的选通信号发生器 g. 时钟信号 CLK 的作用：在 8253 进行定时或计数工作时，每输入 1 个时钟脉冲信号 CLK，便使计数值减 1。 h. GATE 信号的控制作用如下：工作方式 GATE 引脚输入状态所起的作用 i. OUT 引脚输出状态低电平下降沿上升沿高电平 j. 方式 0 禁止计数暂停计数置入初值后 WR 上升沿开始计数，由 GATE 的上升沿继续计数允许计数计数过程中输出低电平。计数至 0 输出高电平 k. 方式 1 不影响不影响置入初值后，GATE 的上升沿开始计数，或重新开始计数。不影响计数输出宽度为 n 个 CLK的低电平（单次） l. 方式 2 禁止计数停止计数置入初值后，WR 上升沿开始计数，由 GATE 的上升沿重新开始计数允许计数输出宽度为 n 个 CLK 宽度为 1 个 CLK 的负脉冲 m. 方式 3 禁止计数停止计数置入初值后，WR 上升沿开始计数，由 GATE 的上升允许计数输出宽度为 n 个 CLK的方波（重复沿重新开始计数波形） n. 方式 4 禁止计数停止计数置入初值后，WR 上升沿开始计数，由 GATE 的上升沿重新开始计数允许计数计数至 0，输出宽度为 1 个 CLK 的负脉冲（单次） o. 方式 5 不影响不影响置入初值后，GATE 的上升沿开始计数，或重新开始计数。不影响计数计数至 0，输出宽度为 1 个 CLK 的负脉冲（单次）
如果 CPU通过 8255A 端口 C 的某一条线向外部输出连续的方波信号。说出两种实现方法。 a. 两种方法实现： b. ①8255A 工作于方式 0 时，端口 C 可以指定为输出。每隔 1/2 方波周期改变其中一位的状态，其它位不变。就可以通过端口 C 的某一条线输出连续的方波。 c. ②用对端口 C 某一位置位/复位的方法实现。即每隔 1/2方波周期时间，对端口C 的某一位交替进行置位、复位，即可从端口 C 的某一条线输出连续的方波。
8255A, A口方式1, 4入6出, B口方式1输入输出都是PC2 简称2B a. 输入 B口 INTRB IBF STB占用PC012 A口 INTR IBF STB 占用PC354 b. 输出 B口 INTRB OBF ACK 占用PC012 A口 INTR OBF ACK占用PC376
方式0, 1都是计数期间是低电平, 计数结束后立马跳变到高电平. a. 而且方式0的话, 如果GATE门控信号为低电平的话, 方式0技术结束, 下次GATE为高电平之后, 接着上次的结果继续-1 b. 但是方式1的话, 他是硬件启动, 计数开始的标志就是GATE 从低电平到高电平的跳变.上升沿 c. 方式1, 如果正在工作中的话, gate变为低电平后, 计数暂停, 下次gate从低变到高后, 重新开始计数, 也就是重新赋初值.
外设向CPU申请中断，但CPU不响应，其原因可能有哪些？ a. （1）CPU 处于关中断状态，IF=0； b. （2）该中断请求已被屏蔽； c. （3）该中断请求的时间太短，未能保持到指令周期结束； d. （4）CPU 已经释放总线（即已响应了 DMA 请求），未收回总线控制权，因而不能及时接收外设的中断请求。
指令周期和时钟周期三者的关系怎样？如果在存储器读周期时，存储器的速度较慢无法与 CPU 匹配应采用什么措施？ a. （1）执行一条指令所需要的时间为指令周期，不同指令的指令周期是不等长的。总线周期是 CPU 与外设或存储器进行一次读或写操作所需要的时间为总线周期时钟周期是指时钟脉冲的重复周期，是 CPU 的时间基准，由计算机的主频决定。 b. （2）一个指令周期通常由一个或若干个总线周期组成；对8086/8088 而言，一个总线周期至少由 4 个时钟周期组成。 c. （3）如果存储器的存取速度较慢，可设计一个等待电路向 CPU发出请求延长总线周期的READY 信号，CPU 接到此信号后就在 T3和 T4 之间插入若干个等待周期 TW。
试述程序查询传送方式的工作原理，与查询方式相比，中断传送方式有什么优点？ a. 查询传送方式在传送数据前先查询外设的状态，当外设准备好时，CPU 执行 I/O 指令传送数据；若未准备好时，则 CPU 等待。 b. 优点：能较好地协调外设与 CPU 之间的定时关系，因而比无条件传送方式容易实现准确传送。 c. 缺点:该方式需要不断查询外设的状态，大量时间花在等待循环中，当主机与中、低速外设交换信息时，大大降低了 CPU利用率。 d. 中断传送方式的优点：提高了 CPU 的效率；CPU 与外设、外设与外设之间能并行工作。
在中断方式下，外设数据输入到内存的路径是：外设-》IO接口-》CPU-》内存
将标志寄存器中的 5 个状态标志位传送到累加器 AH的指令是LAHF,把AH送状态标志位是SAHF。
堆栈是从低地址向高地址方向生长的，遵循后进先出的操作方式。
一个机器指令包括操作码和操作数两部分。
8255A的工作方式有基本型输入/输出方式、选通输入输出方式和双向选通输入输出方式。
串操作指令中，清除方向标志位，使 DF 为 0 的指令是CLD 。
I/O接口电路的主要功能是什么？一般的 I/O 接口电路是由哪些部分组成？ a. I/O 接口电路主要功能： i. （1）地址译码或设备选择功能； ii. （2）数据缓冲功能； iii. （3）输入/输出功能； iv. （4）信息转换功能； v. （5）中断请求与管理功能； vi. （6）可编程功能，其中前 4 种功能一般接口都需要。 b. I/O 接口电路组成部分： i. I/O 接口电路一般都由端口寄存器和控制逻辑两大部分组成。 ii. 其中端口寄存器包括数据缓冲寄存器、控制寄存器和状态寄存器，它们是接口电路的核心； iii. 控制逻辑电路包括数据总线缓冲器、地址译码、内部控制逻辑、联络控制逻辑。
什么是 DMA 传送？简述其工作过程。 a. DMA 传送：不需 CPU 干预，由硬件实现存储器与外设之间交换数据。 b. 工作过程： i. （1）由专用接口芯片 DMA 控制器 (称 DMAC)控制传送过程； ii. （2）当外设需传送数据时，通过 DMAC 向 CPU发出总线请求； iii. （3）CPU 发出总线响应信号，释放总线； iv. （4）DMAC 接管总线，控制外设、内存之间直接数据传送。
CPU与外部设备之间进行信息传送的方式有哪些？各有什么特点？ a. CPU 与外部设备之间的信息传送方式有四种。 i. （1）无条件传送方式：优点：程序简单，所需的硬件和软件都比较少、传送速度快，但必须在确信外设已准备好的情况下才能使用，否则就会出错。 ii. （2）程序查询传送方式：优点：硬件线路简单，程序易于实现；缺点是 CPU 利用率低下，实时性差； iii. （3）中断传送方式：特点：实现了 CPU 与外设并行工作，大大提高了 CPU 的效率，一般适合于传送数据量少的中低速外部设备。对于高速外部设备的大批量数据传送不适合； iv. （4）DMA 传送方式：优点：不需 CPU 干预，由硬件实现存储器与外设之间交换数据，速度高，适用于大批量数据的传送；缺点：需要配备 DMA控制器芯片。
使 DF 标志置 1 的指令是 STD，使 DF 标志清 0 的指令是 CLD
计算机的内存容量、主频、存取周期各是指什么 a. 内存容量：指内存储器中能存储信息的总字节数。 b. 主频：指计算机的时钟频率，它的倒数是计算机的时钟周期数； c. 存取周期：存储器进行一次完整的读/写操作所需的时间，也就是存储器连续两次读（或写）所需的最短时间间隔。
简述 8088/8086CPU中寄存的类型和功能。 a. 寄存器按照功能的不同可分为通用寄存器（AX，BX，CX，DX，SP，BP，SI，DI。其中的前四个寄存器可分别分成 AH，AL ；BH，BL；CH，CL；DH，DL 的八位寄存器）、指令指针寄存器（IP）、标志寄存器（FLAGS）、段寄存器（CS，DS，ES， SS）。 b. 功能如下： AX 存放数据，可作为累加器使用； BX 存放数据，可用来存放数据的指针（偏移地址），常常和 DS 寄存器连用；CX 存放数据，可用来做计数器，常常存放循环次数； DX 存放数据，可用来存放乘法运算产生的部分积，或用来存放输入输出的端口地址（指针）； SP 用于访问堆栈数据，指明堆栈的栈顶； BP用来存放访问堆栈段的一个数据区，作为基地址； SI 存放一般数据，还可用于串操作中，存放源地址，对一串数据访问； DI 存放一般数据，还可用于串操作中，存放目的地址，对一串数据访问；IP 用于存放将要执行的指令地址，程序员不能对它直接操作；FLAGS 用于指示微处理器的状态并控制它的操作，包含 6 个状态位（CF、ZF、SF、PF、 OF、AF）和 3 个控制位（IF、DF、 TF）； c. CS 代码段寄存器，代码段是一个存储区域，存放的是 CPU 要使用的指令代码，CS 存放代码段的段基地址； DS 数据段寄存器，数据段是包含程序使用的大部分数据的存储区，DS 中存放数据段的段基地址； ES 附加段寄存器，附加段是为某些串操作指令存放目的操作数而附近的一个数据段，ES 中存放该数据段的段基地址；SS 堆栈段寄存器，堆栈段是内存中一个特殊的存储区，用于暂时存放程序运行时所需的数据或地址信息，SS 中存放该存储区的段基地址。
什么是中断？常见的中断源有哪几类？CPU响应中断的条件是什么？ a. 中断是指 CPU 在正常执行程序时，由于内部/外部时间或程序的预先安排引起 CPU 暂时终止执行现行程序，转而去执行请求 CPU为其服务的服务程序，待该服务程序执行完毕，又能自动返回到被中断的程序继续执行的过程。 b. 常见的中断源有：一般的输入/输出设备请求中断；实时时钟请求中断；故障源；数据通道中断和软件中断。 c. CPU 响应中断的条件：若为非屏蔽中断请求，则 CPU 执行完现行指令后，就立即响应中断。CPU 若要响应可屏蔽中断请求，必须满足以下三个条件：①无总线请求；②CPU 允许中断；③CPU执行完现行指令。
随机存贮器即 RAM 存贮器中存取操作与存贮单元物理位置的顺序无关
在 8086 的 I/O 指令中，间接端口寄存器是DX。
当存储器读写速度较慢时，需产生一个 READY 信号以实现与 CPU 的同步，CPU 将在总线周期的（ T3下降沿）时候采样该信号。
在串行异步数据传送时，如果格式规定 8 位数据位，1 位奇偶校验位，1 位停止位，则 1 组异步数据总共有11位。
程序计数器PC存储器的是指令地址
将微处理器，内存存储器及IO接口连接起来的总线是系统总线
8255A与CPU连接时，地址线一般与CPU的地址总线的A0A1连接。
三态门的三台输出是指输出高电平，低电平和高阻态
8251A工作在异步方式时，每个字符的数据位长度为5-8位。
串行异步通信字符格式中的停止位和空闲位有什么不同？ a. ①停止位和空闲位都是高电平； b. ②停止位是字符格式中规定好的，是传递字符的一部分； c. ③两个互相通信的系统，在传输线上没有字符传送时是高电平。这个高电平称为空闲位。
8255A 的方式 0 一般使用在什么场合？在方式 0 时，如果要使用查询方式进行输入输出，应该如何处理？ a. 方式 0 的使用场合有两种，一种是同步传送，另一种是查询式传送。 b. 在方式 0 情况下，没有规定固定的应答信号，所以，这时，将端口 A 和端口 B 作为数据端口，把端口 C 的 4 个数位（高 4 位或者是低 4 位均可）规定为输出口，用来输出一些控制信号，而把端口C 的另外 4 个数位规定为输入口，用来读入外设的状态，即利用端口 C 来配合端口 A 和端口 B 的输入/输出操作。 c. 使用查询方式进行输入输出时，可利用端口 C 的某一位作查询，只有当该位为1 时，方可以将数据送到输入或输出端口去
什么是中断？中断技术给计算机系统带来了什么作用？ a. 中断：当计算机执行正常程序时，系统中出现某些异常情况或特殊请求，CPU 暂停它正在执行的程序，而转去处理所发生的事件，CPU 处理完毕后，自动返回到原来被中断了的程序继续运行的过程。 b. 中断的作用：（1）主机与外部设备可以并行工作；（2）实现实时处理；（3）硬件故障及时处理；（4）实现多道程序和分时操作。
在段定义中，（PARA ）是默认的定位类型。
汇编语言指令中唯一不可缺少的域是（助记符）域。
8259A工作在 8086/8088 模式时，初始化命令字 ICW2 用来设置中断类型号的高五位
当在段内使用标号时，应把标号的类型属性定义为NEAR
下列有关汇编语言中标号的命题规则中 a. A. 通常由字母打头的字符、数字串组成 b. B. 标号长度不能超过 31 个字符 c. ？和＄不能单独作为记号
常用的段定义伪指令有 ASSUME SEGMENT ENDS
非屏蔽中断的中断类型号是2
指令周期和时钟周期三者的关系怎样？如果在存储器读周期时，存储器的速度较慢无法与 CPU匹配应采用什么措施？ a. （1）执行一条指令所需要的时间为指令周期，不同指令的指令周期是不等长的。总线周期是 CPU 与外设或存储器进行一次读或写操作所需要的时间为总线周期，时钟周期是指时钟脉冲的重复周期，是 CPU 的时间基准，由计算机的主频决定。 b. （2）一个指令周期通常由一个或若干个总线周期组成；对8086/8088 而言，一个总线周期至少由 4 个时钟周期组成。 c. （3）如果存储器的存取速度较慢，可设计一个等待电路向 CPU发出请求延长总线周期的READY 信号，CPU 接到此信号后就在 T3和 T4 之间插入若干个等待周期 TW。
什么是 DMA 传送？简述其工作过程。 a. DMA 传送：不需 CPU 干预，由硬件实现存储器与外设之间交换数据。工作过程： b. （1）由专用接口芯片 DMA 控制器 (称 DMAC) 控制传送过程； c. （2）当外设需传送数据时，通过 DMAC 向 CPU 发出总线请求； d. （3）CPU 发出总线响应信号，释放总线； e. （4）DMAC 接管总线，控制外设、内存之间直接数据传送。
什么是系统调用？如何进行系统调用？ a. 系统调用 DOS 调用中通过 INT 21H 的调用。其过程是： b. （1）置入口参数; c. （2）将系统功能号送入 AH; d. （3）执行系统调用 INT 21H。
在 CMPAX，DX指令执行后，当标志位 SF、OF、ZF 满足下列逻辑关系（SF⊕OF）＋ZF＝ 0 时，表明 AX>DX
在进入DMA 工作方式之前，DMA 控制器被当作 CPU 总线上的一个IO接口。
在 PC/XT 中，设（AX）＝9305H，（BX）＝6279H，若 ADD BX，AX 指令后接着 INTO 指令则会INTO后面的指令
8255 工作在方式 1 的输出时，OBF 信号表示输出缓冲器满信号。
在一个项目或产品研制的过程中，通常采用E2PROM类型的存储芯片来存放待调试的程序。
若要使两个红白小灯泡自动并等间隔地交替闪亮，则至少需要（一个一位计数器）来控制。
采用 Pentium4 的 PC 机是（ 32）位机。
微机系统内，按信息传输的范围不同，可有片内总线，片间总线，系统内总线，系统外总线等四级总线。
简述在最小工作模式下，8086 如何响应一个总线请求？ a. 外部总线主控模块经 HOLD 引线向 8086 发出总线请求信号； b. 8086 在每个时钟周期的上升沿采样 HOLD 引线； c. 若发现 HOLD=1 则在当前总线周期结束时(T4 结束)发出总线请求的响应信号 HLDA； d. 8086 使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。
什么是接口？硬接口和软接口的含义各是什么？ a. 接口是位于主机与外设之间的一些转换电路的总称.是 CPU 与外设交互通信的中间接点，一般由若干组存储单元组成，用于暂存数据发实现 CPU 与外设之间的通信，并有缓冲的功能用来平衡 CPU与外设的不匹配。 b. 硬接口是用硬件来实现接口的功能，而软接口是通过程序设计来实现接口的功能的。
试述中断处理过程？ a. 中断处理过程为：中断请求、中断排队、中断响应、中断处理、中断返回。
串行通信时，数据的收发方式包括同步和异步两种通信方式。
8086的指令队列有6个字节，8088的指令队列有4个字节。
用汇编语言编写的源程序，必须由汇编程序进行汇编，将他转换成用二进制目标代码表示的目标程序后，才能由CPU识别执行。
串行接口中,并行数据和串行数据转换的实现是用的移位寄存器.
采用偶校验，0011010的校验位的值是1.
串行接口中，并行数据和串行数据的转换使用移位寄存器。AD转换器为模电转换器。
用汇编语言编写的源程序，必须由汇编程序进行汇编，将它转换成用二进制目标代码表示的目标程序后，才能由CPU识别执行。
串行通信时，数据的收发方式包括同步和异步两种通信方式。
接口电路的功能：地址译码，数据缓冲，信息转换，提供命令译码和状态信息以及定时和控制。
8259A的操作命令字有三个，OCW1是对IMR置为复位的命令字。OCW2是EOI的命令字，用于复位ISR以及改变优先级，OCW3是读IRR和ISR以及指定设置特殊屏蔽方式的命令。
什么是并行传送，什么是串行传送，什么是并行接口，什么是串行接口。 a. 在数据传送过程中，一个字或一个字节的各位同时被传送出去，这种传送方式称为并行传送. b. 在数据传送过程中，一个字或一个字的数据一位一位的被传送出去，这种传送方式称为串行传送. c. I/O接口与I/O设备之间数据传送采用并行传送.财称为并行接口.I/O接口与I/O设备之间数据传送釆用申行传送.则称为串行接口.不论并行接口还是串行接口，其与系统总线的故据传送都采用并行传送。
比较SRAM和DRAM的特点 a. 2. SRAM特点： i. （1）存储的数据信息只要不断电.就不会丢失：不需要定时刷新.简化了外部电路 ii. （2）相对动态RAM.存取速度更快. iii. （3）内部电路结构复杂.集成度较低，功耗较大，制造价格成本较高・ iv. （4）一般用作高速缓冲存储器 b. DRAM的特点： i. （1）集或度高、功耗小，制作成本低.适合制作大规模和超大规模集成电路.微机内存储器儿乎都是由DRAM组成. ii. （2）由于电容存在漏电现段.存储的数据不能长久保存.因此需要专门的动态刷新电路. 定期给电容补充电荷，以避免存储放排的丢失或歧变.
比较8255A三种工作方式的应用场合有何其别。 a. 方式0适用于同步传送和查询传送方式，方式1适用于外设在能提供选通信号或数据接收信号的场合，且采用中断传送方式比较方便，方式2适用于一个并行外设既可以作为输入设备，又可以作为输出设备，并且输入和输出不会同时进行的场合。
在执行NEG指令时，对非零数求补时，CF=1
IO控制方式中，主要由程序实现的是中断方式。
8255A工作在方式0时，端口A，B，C输入输出方式可以有16种组合。
计算机的内存容量，主频，存取周期各是什么？ a. 内存容量：指内存储器种能存储信息的总字节。 b. 主频：指计算机的时钟频率，它的倒数时计算机的时钟周期数。 c. 存取周期：存储器进行一次完整的读写操作所需的时间，也86就是存储器连续两次读或写所需最短的时间间隔。
EPROM擦除后，每个单元的内容为FFH
计算机中数据总线驱动器采用的基本逻辑单元时三态门。
86系列汇编语言指令语句格式中，标识符有效长度为31.
触发器，寄存器及存储器之间有什么关系？请画出4位缓冲寄存器电路原理图。 a. 触发器是计算机记忆装置的基本单元，一个触发器能存储一位二进制代码。 b. 寄存器是由触发器组成的，一个触发器只有一位寄存器，多个触发器就可以组成一个多位寄存器。 c. 存储器由大量寄存器组成的，其中每一个寄存器称为一个存储单元。它可以存放一个有独立意义的二进制代码。 d.
Intel2164A是一种典型的动态RAM芯片。 a. （1）DRAM地址线采用行地址线和列地址线分时工作，DRAM对外部只需引出8条地址线芯片内部有地址锁存器，利用多路开关，由行地址选通信号RAs（ Row Address Strobe，4号引脚），把先送来的8位地址送至行地址锁存器:由随后出现的列地址选通信号CAs（ Column Address strobe，15号引脚）把后送来8位地址送至列地址锁存器 b. （2）2164A数据的读出和写入是分开的，由WE信号控制读写。当WE为高电平时，读出，即所选中单元的内容经过三态输出缓冲器在Dout引脚读出。当WE为低电平时，实现写入Din引脚上的信号经输入三态缓冲器对经输入三态缓冲器对选中单元进行写入。
8259芯片中，中断结束是指ISR中相应位复位的动作。
输入输出接口位于CPU与外设之间，列举出输入输出接口功能 a. 数据的寄存和缓冲、信号电平转换、信息格式转换、设备选择、对外设的控制与检测、产生中断请求及DMA请求、可编程功能等.
8259A对优先级的管理方式有哪几种，各是什么含义？ a. 普通全嵌套，特殊全嵌套，自动循环，优先级特殊循环方式。
采用逐次逼近转化原理是用来实现A/D（模拟信号转数字信号）转换的，转换的芯片是0809
8086处理器的输入控制信号RESET,READY,HOLD的含义各是什么？当它们有效时，8086CPU将出现何种反应？ a. 1. RESET：复位输入信号，髙电平有效.该引脚有效时,将迫使8086处理器回到其初始状态：转为无效时.CPU重新开始工作.（3分） b. READY：准备好信号，高电平有效的输入信号，表示存储器或I/O接口准备好。处理器的运行速度远远快于存储器和I/O端口.当处理器检测到READY=O时.存储器或I/O接口不能按基本的总统周期进行数据交换时.需要插入一个等待状态Tw.当处理器检测到READY=1。时. 可以进行数据交换时.（4分） c. HOLD；总线请求，是一个高电平有效的输入信号,该引脚有效时，表示其它总线主控设备向处理器申请使用原来由处理器控制的总线.（3分）
微型计算机的核心部件是控制器。
在DMA传送过程中完成数据的传送功能是由DMAC的硬件直接控制。
8259A共有2个可编程的寄存器，他们分别用于接受CPU送来的初始化命令字和操作命令字。
8086CPU中控制寻址内存还是外设的管脚信号是IO/M。
什么是变量，变量有哪三个属性 a. 变量通常指存放在存储单元里的值，在程序运行中是可以修改的.所有的变量那貝有以下三个属性：段属性、偏移属性、类型属性。
简述8259A的基本组成部分。 a. 8259A的基本组成有；①IRR. 8位中断请求寄存器，用来存放从外设来的中断请求信号IR0-IR7： b. ②IMR 8位中断屏蔽寄存器.用来存放 CPU送来的屏蔽信号 c. ③ ISR, 8位中断服务寄存器，用来记忆正在处理中的中断级别： d. ④PR.优先级判别器.也称优先级分析器： e. ⑤控制逻辑： f. ⑥数据总线缓冲器： g. ⑦读/写逻辑： h. ⑧级联缓冲器/比较器・ i. 其中，IRR、IMR、ISR、PR和控制逻辑五个部分是实现中断优先管理的核心部件.
什么是内部中断，8086/8088CPU有哪些内部中断。 i. 内部中断是由于CPL内部标志位的变化、或者是指令执行过程中发生了某些错误、或者是执行中断指令而引起的中断. ii. 8086/8088CPU内部中断有：除法错误中断.中断类型号为0：单步中断.中断类型号为1：断点中断.中断类型号为3：溢出中断.中断类型号为4：指定类型的中断指令.如INT N.
在8086/8088汇编语言中，标号是指令的符号地址。
在总线中起数据暂存和缓冲作用的器件是总线缓冲器。
汇编语言中标号是有一定规则约束的： a. 1、不能是汇编中的关键字，比如DB，DW，END等等 b. 2、标号是有字符开头由字符、数字等组成 c. 3、标号长度不能超过31个字符。 d. 4、标号必须位于行首（前面可以是空格）
比较串行通信和并行通信的优缺点。 a. （1）从传送距离上看：并行通信适宜于近距离的致据传送.通常小于30米：而串行通信尚宜于远距离的数据传送可以从几米到数千公里： b. （2）从传送速度上看：并行通信传送数据的速度比串行通信快得多； c. （3）从传送设备和费用上；在远距离传送中通信线路的费用占很大的比重，因而串行通信的费用由于传送线少而比并行通信的费用低的多・
中断控制器8259A可管理可屏蔽中断。
典型中断处理程序结构包括保护断点，保护现场，关中断，执行中断服务程序，开中断，恢复现场，恢复断点和中断返回。
中断向量表是中断服务程序的入口地址。
一般模拟信号变化缓慢，可以用多路开关形成通路来监视或控制。
8086如何响应一个外部的INTR中断请求？ a. （1）8086在连续的两个总线周期中发岀INTA中断请求响应信号； b. （2）在第二个INTA信号期间，中断源经数据总线向8086发出一字节的中断类型码.8086 收到中断类型码后放入暂存器： c. （3） 8086保护现场：标志寄存器入栈，清除IF. TF标志位，断点CS、IP值入栈： d. （4） 8086将中断类型码乘4后得到中断向量表的入口地址.从此地址开始的4个单元中读出中断服务程序的入口地址（CS: IP）； e. （5） 8086从此地址取指令执行，使控制转向中断处理过程
8086系统中的寻址空间采用什么结构，用什么信号作为体选信号。 a. 8086系统中的存储器空间釆用分体结构。即将1MB的存储器空间分为两个体：奇地址存储体和偶地址存储体.各为512KB.奇地址存储体的数据线与系统数据总线高八位相连.用BHE=0作为选通信号.偶地址存储体的数据线与系统数据总线低八位相连.用A0=0作为选通信号.
CPU执行IN指令时有效的信号组合是RD=0,IO/M=1
74LS373是锁存器
连接主机和外设之间的电路称为接口。
当8086CPU响应中断时会自动将PSW和断点自动入栈保存
8086的OUT DX,AL指令为端口的间接寻址方式。
当外设需要模拟量时，在设计电路时需要有D/A转换器芯片。
DRAM芯片的主要特点是什么 a. DRAM称为动态随机存儲器•基础元器件是电容•随着时何的推移，电容中的电荷会衰减，导致存储的信息会丢失，因此，DRAM必须要定期给电容补充电荷，也叫刷新，刷新分为集中刷新、分散刷新、异步刷新.DRAM是构成内存的主要部件.
地址寄存器不属于BIU功能部件。
8237内部有4个独立的DMA通道，每个通道一次DMA传送的最大长度可达64K字节。
中断方式进行数据传送，可实现COU与外设并行工作，提高了CPU的工作效率
冯诺依曼计算机的基本设计思想是什么？ a. 1. （1）采用二进制，机器用二进制表示数据和指令. b. （2）存储程序・将程序和数据存放在存储器中。 c. （3）程序控制，计算机在工作时从存储器取出指令加以执行，自动完成计算任务. d. （4）指令的执行是顺序的.即一般按照指令在存储器中存放的順序执行. e. （5）计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成.
什么是时钟周期，什么是总线周期，什么是指令周期？ a. 时钟周期是CPU工作的时间基准.由计算机的主频决定.8086的主频为5MHz.则它的一个时钟周期为200ns.时钟周期又称为T状态. b. 总线周期是CPU完成一次访何存储器或I/O端口操作所需要的时间.8086CPU的一个总线周期至少由4个时钟周期组成，要经过先传送地址、后传送数据两个过程. c. 执行一条指令所需要的时间稼为指令周期.不同指令执行时所需要的时间不一样.所以不同指令的指令周期是不等长的・
LODSB指令前加重复前缀指令是没有实际价值的。
RS-232C是一个串行总线。
简述存储系统的层次结构及存储部件特点。 a. 1. 为解决容量.速度和价格的矛盾.存储系统釆用金字塔型层次结构.单位价格和速度自上而下逐层减少，容量自上而下逐层増加. （3分） b. 存储系统的各层存储部件自上而下依次是：CPU寄存器、高速缓存、主存存储器（RAMROM）. 辅助存储器如磁盘、光盘等.（3分） c. CPU寄存器、高速缓存器集成在CPU芯片上.对用戸来说，是透明的.它们用于暂存主存和处理器交互的我据，以减少频繁读取主存而影响处理器速度：（2分） d. 主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器,才可与处理器逬行教据交換.
INTR,INTA,NMI,ALE,HOLD,HLDA引脚的名称各是什么 a. INTR是可屏蔽请求信号， b. INTA中断响应信号 c. NMI是不可屏蔽中断请求信号 d. ALE是地址锁存允许信号 e. HOLD总线请求信号 f. HLDA总线请求响应信号
中断服务程序中有一条STI指令，目的是允许高一级中断发生。
用来反映程序运行时间CPU的某些状态的寄存器是标志寄存器。
计算机中三种基本门电路是与门，非门，或门。
IO接口电路中的数据端口是双向的，状态端口只有单向输出操作。
CPU响应中断的条件是什么，简述中断处理过程 a. 1. CPU响应中断要有三个条件：外设提出中断申请、本中断未被屏板、中断允许・（3分） b. 可屏蔽中断处理的过程一般分成如下几步：（7分）中断请求、中断响应、保护现场、转入执行中断服务子程序、恢复现场和中断返回.CPU在响应外部中断.并转入相应中断服务子程序的过程中.要依次做以下工作： c. （1）从数据总线上读取中断类型号.将其存入内部暂存器. d. （2）将标志寄存器PSW的值入钱. e. （3）将PSW中的中断允许标志IF和单步标志TF清0.以屏蔽外部其他中断请求，避免CPU以单步方式执行中断处理子程序. f. （4）保护断点,将当前指令下面一条指令的段地址CS和指令指针IP的值入栈.中断处理完毕后，能正确返回到主程序继续执行. g. （5）根据中断类型号到中断向量表中捜到中断向量.转入相应中断服务子程序。 h. （6）中断处理程序结束以后.从堆栈中依次弾岀IP. CS和PSW.然后返回主程序断点处，继续执行原来的程序.
从启动一次存储器操作，到完成该操作所经历的时间，称之为存取时间
除了立即寻址（指令中）和寄存器寻址（CPU中），其他操作数都在内存
若使两个红白小灯泡自动并等间隔地交替闪亮，则至少需要一个一位计数器来控制。
8253定时器是从预置值开始减一计数。
A/D转换的工作步骤为采样，保持，量化，编码
8259A中断控制器可管理8级外部中断，通过级联可扩展至64级。
简述最小工作模式下，8086如何响应一个总线请求？ a. 外部总线主控模块经HOLD引线向8086发出总线请求信号：8086在毎个时钟周期的上升沿采样HOLD引线：若发现HOLD=1则在当前总线周期结束时（T4结束）发岀总线请求的响应信号HLDA： 8086使地址、数据及控制总线进入高阻状态.让出总线控制权.完成响应过程.
中断处理过程 a. 中断请求，中断排队，中断响应，中断处理，中断返回。
MOVSB a. cld ;方向标志 b. mov esi, 内存地址1 ;(也就是存放字符串的内存地址) c. mov edi, 内存地址2 ;(要移动到目的处的地址) d. mov ecx, 要移动的数量 ; e. rep movsb f. cld是来控制重复移动时候的esi 和edi的递增方式。 cld是将方向标志位DF设置为0，每次rep循环的时候,esi和edi自动 1。 std是将方向标志位DF设置为1，每次rep循环的时候,esi和edi自动-1。 g. rep循环前缀在执行循环的时候，ecx寄存器是每次减1的。和我们的loop循环一样。
STOSB a. mov edi, szBuffer b. xor eax, eax c. mov ecx, 11 d. cld e. rep stosb f. 此刻执行完以上指令后，就会将我们szBuffer标号处(数据偏移)的内存单元用al来进行填充掉。
LODSB a. LODSB、LODSW 和 LODSD 指令分别从 ESI 指向的内存地址加载一个字节或一个字到 AL/AX/EAX。ESI 按照方向标志位的状态递增或递减。 b. LODS 很少与 REP 前缀一起使用，原因是，加载到累加器的新值会覆盖其原来的内容。相对而言，LODS常常被用于加载单个数值。在后面的例子中，LODSB代替了如下两条指令（假设方向标志位清零）： c. mov al, ［esi］ ;将字节送入AL d. inc esi ;指向下一个字节 e. f. mov si,0413h g. sub [si],word 2 h. lodsw
CMPSB a. cmpsb是字符串比较指令，把ESI指向的数据与EDI指向的数一个一个的进行比较。
8086CPU对IO端口进行访问的是输入输出指令。
主机与设备传送数据时，采用DMA方式CPU的效率最高。
在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。
PC机的中断类型有软件中断，可屏蔽中断和不可屏蔽中断三种，不可屏蔽中断的请求信息送CPU的NMI引脚。
主存储器的技术指标有存储容量，存取速度和主存带宽。
目前微机系统的存储器分为高速缓冲器，主存储器，外部存储器三级。这种体系结构解决了存储器要容量大，速度快而又成本低的矛盾。
简述缓冲器，锁存器和触发器的作用 a. （1）缓冲器：又称缓冲寄存器。 i. ①完成速度的匹配，在高速工作的 CPU 与慢速工作的外设间起协调和缓冲作用，实现数据传送的同步。（1 分） ii. ②提供一个暂存的空间。它分输入缓冲器和输出缓冲器两种。输入缓冲器是将外设送来的数据暂时存放，以便处理器将它取走；输出缓冲器是用来暂时存放处理器送往外设的数据。（1 分） iii. ③提高驱动能力。（1 分） iv. ④信号隔离的作用，消除负载对信号源的影响。（1 分） b. 锁存器（latch）：利用电平控制数据的传输。（1 分） i. ①缓存。（1 分） ii. ②完成高速的控制器与慢速的外设的不同步问题。（1 分） iii. ③解决驱动的问题。（1 分） c. 触发器：是最小的记忆单元,能记忆二进制数的一个数位，是寄存器、存储器基本元件。（2 分）
什么是中断？计算机使用中断的好处？ a. （1）中断是指在计算机执行期间，系统内发生任何非寻常的或非预期的急需处理事件，使得 CPU 暂时中断当前正在执行的程序而转去执行相应的事件处理程序，待处理完毕后又返回原来被中断处继续执行或调度新的进程执行的过程。（2 分） b. (2) 中断的优点： i. ① 解决快速 CPU 与慢速外设之间的矛盾，使CPU 可以与外设同时工作，不交换信息时，处理机和外围设备处于各自独立的并行工作状态。提高计算机系统效率。（2 分） ii. ② 维持系统可靠正常工作。在程序运行过程中，如出现异常，向处理机发出中断请求，处理机立即采取保护措施。（2 分） iii. ③ 计算机实现对控制对象的实时处理，处理机随时响应外设请求并处理。（2 分） iv. ④ 计算机可以对故障自行处理。处理机中设有各种故障检测和错误诊断的部件，一旦发现故障或错误，立即发出中断请求，进行故障现场记录和隔离。（2 分）
什么是端口？ a. CPU 和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这些寄存器为端口。
8086CPU响应总线请求信号后，会让出地址，数据和控制总线。
从启动一次存储器操作，到完成该操作所经历的时间，称为存取时间。
NMI引脚对应的中断类型码是02H
微处理器应包含最基本功能部件是算术逻辑单元，控制器部件和寄存器。
8086执行了一个总线周期，是指8086做了哪些可能的操作？基本总线周期如何组成？在一个典型的读存储器总线周期中，地址信号，ALE信号，RD，信号数据信号分在何时产生？ a. （1）“8086 执行了一个总线周期是”指：①8086 可能从片外的存储器取指令；（2 分）②8086 可能对片外的存储器或 I/O 接口进行了一次读/写数据的操作。（2 分） b. 基本总线周期由 T1 至 T4 四个时钟周期组成。（2 分） c. 在一个典型的读存储器总线周期中，地址信号在 T1 周期内产生，ALE 信号在 T1 周期内产生，RD 信号在 T2 周期内产生，数据信号一般在 T3 周期内产生，若存储器在 T3 内来不及提供数据，8086 会在总线周期中的 T3 后插入等待状态 Tw，存储器将在某Tw 中给出数据。（4 分）
什么是地址锁存器？8086系统为什么要有地址锁存器？锁存的是什么信息？ a. （1）地址锁存器是一个暂存器，它根据控制信号的状态将总线上的地址代码暂存起来（2 分）。 b. （2）8088/8086 的数据和地址总线采用分时复用操作方式，即用同一总线既传送地址又传送数据（2 分）。当微处理器与存储器交换信号时，首先由 CPU 发送存储器的地址，同时发允许锁存信号 ALE 给锁存器，当锁存器接到该信号后将地址/数据总线上的地址锁存在锁存器中，随后才能传送数据信息。（4 分） c. （3）8088/8086 系统的地址锁存器采用 74LS373/273 或者8282/8283，每片能够锁 8 位地址。（2 分）
什么是中断类型码？中断向量？中断向量表？在8086微机系统中，中断类型码和中断向量之间有什么关系？ a. 处理机可处理的每种中断的编号为中断类型码。（2 分） b. 中断向量是指中断处理程序的入口地址，由处理机自动寻址。（2 分） c. 中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域。（2 分） d. 在 8086 系统中，中断类型码乘以 4 得到向量表的地址指针（2分），从此处读出 4 字节内容即为中断向量（2 分）。
用于定义常数，变量的内存空间分配和定位的是伪指令
下列伪指令对符号名可以重复定义的是=
RAM是易失性存储器，ROM是非易失性存储器，RAM和ROM都是采用随机存取的方式进行信息访问。
传送数据时，占用CPU时间最长的传送方式是查询。
串行传送的波特率是指单元时间内传送二进制数据的位数。
总线的位宽是指总线能同时传送的数据位数，总线的标准是指总线传送信息时应遵守的一些协议与规范，总线的带宽是指每秒钟总线上可传送的数据量。
为保证动态RAM中内容不丢失，需要进行刷新操作。
微处理器对外设的访问就是对外设接口中的端口寄存器进行访问。
在8086CPU中，为了减少CPU等待取指令所需的时间，设置了指令队列。
8086CPU从功能上分为哪几部分？各部分由什么组成？各部分的功能是什么？ a. （1）8086CPU 从功能上分为两大部分：一是执行部件(EU)，二是总线接口部件(BIU) （2）执行部件(EU)是由以下 4部分组成： b. ①4 个通用寄存器：AX、BX、CX、DX。 c. ②4 个专用寄存器：基址指针寄存器 BP，堆栈指针寄存器 SP，源变址寄存器 SI，目的变址寄存器 DI。 d. ③标志寄存器 FR。. e. ④算术逻辑部件 ALU。 f. 功能：负责执行所有的指令，向总线接口部件(BIU)提供指令执行的结果数据和地址，并对通用寄存器和标志寄存器进行管理。 g. （3）总线接口部件(BIU)由以下部件组成: h. ①4 个段寄存器：代码段寄存器 CS，数据段寄存器 DS，附加段寄存器 ES，堆栈段寄存器 SS。 i. ②指令指针寄存器。 j. ③地址加法器。 k. ④指令队列。 l. 功能：执行外部总线周期，负责 CPU 与主存储器和外设之间的信息交换。
站在8086汇编语言程序员的角度，说明数据存储位置有哪些？访问这些数据可采用的寻址方式分别是什么？对这些位置的数据访问速度是否相同，为什么？ a. （1）数据存储位置有 CPU 内部的寄存器、内存、IO 端口（3 分） b. （2）采用的寻址方式分别是： c. ①寄存器操作数采用寄存器寻址（1 分） d. ②存储器操作数采用直接寻址，寄存器间接寻址，寄存器相对寻址，基址变址寻址，相对基址变址寻址（4 分） e. ③IO 端口的访问需专门的 IO 指令，有直接寻址和间接寻址。 f. （3）速度不同，寄存器位于 CPU 内部，因此速度最快，存储器操作数速度较慢，因为需要通过系统总线访问内存，端口的访问最慢，属于输入/输出操作（2 分）。
软中断INT n n越小级别越高
在微型机系统中，外围设备通过适配器与主板的系统总线相连接。
在有多重中断的系统中，通常解决中断优先级的方法有软件查询，硬件查询和中断优先级编码三种。
什么是总线，简述各类总线的应用场合？ a. （1）总线（Bus）是计算机各种功能部件之间传送信息的公共通信线，它是 CPU、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。 b. （2）按总线功能或信号类型来分，有数据总线、地址总线和控制总线。按总线的层次结构分来为，有： c. ① CPU 片内总线：微机系统中速度最快的总线，主要在 CPU 内部，连接 CPU 内部部件，提供系统原始的控制和命令。 d. ②系统总线：在系统总线和 CPU 总线之间的一级总线，提供CPU 和主板器件之间以及 CPU 到高速外设之间的快速信息通道。 e. ③通信总线：也称为外部总线，是微机与微机、微机与外设之间进行通信的总线。
简述CPU与外设进行数据交换的方式，并说明每种方式的特点？ a. CPU 与外设进行数据交换的方式有：无条件传送方式、查询传送方式、中断控制方式、直接存储器存取控制方式（DMA）和通道方式。 b. （1）程序控制方式: 特点是依靠程序的控制来实现主机和外设的数据传送，可分为无条件传送方式、查询方式和中断方式。三种方式都是以 CPU 为中心的控制方式，都需要 CPU 执行程序来进行I/O 数据传送。 c. ①无条件传送方式：程序简单，所需的硬件和软件都比较少、传送速度快，但必须在确信外设已准备好的情况下才能使用。 d. ②查询传送方式：CPU 通过程序不断查询相应设备的状态，状态不符合要求，则 CPU 需要等待；只有当状态信号符合要求时，CPU 才能进行相应的操作。硬件线路简单，程序易于实现；缺点是CPU 利用率低下，实时性差。 e. ③中断控制方式: 外设在准备就绪的条件下通过请求引脚信号，主动向处理器提出交换数据的请求。CPU 与外设、外设与外设之间能并行工作。一般适合于传送数据量少的中低速外部设备，尤其适合实时控制中的紧急事件处理，对于高速外部设备的大批量数据传送不适合。 f. （2）直接存储器存取控制方式（DMA）：CPU 不参加数据传送，而是由 DMA 控制器来实现内存与外设，外设与外设之间的直接传递。此种方式适用于需要大量数据高速传送的场合。CPU 与外设可以并行工作，提高了 CPU 的效率。 g. （3）通道方式：可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。
8253工作在方式1时，输出负脉冲的宽度等于计数初值N个CLK脉冲宽度。
如果0100H单元存放条件转移指令的操作码，0101H单元存放条件转移指令的相对位移量13H，那么转移后的指令的偏移地址为0115H。
用8259A管理优先级时，当一个中断请求服务结束后，其中中断源的优先级降为最低，其余中断源优先级也相应变化，这是一种自动循环方式。
当存储器的读出时间大于CPU所需要的时间时，为了保证存储器与CPU的周期配合就要利用READY信号，使CPU插入一个Tw周期。
中断服务程序结束后，为了恢复现场，应执行关中断，使CPU不被其他程序打扰。
一般接口电路中应具有哪些电路器件？ a. （1）输入/输出数据锁存器和缓冲器，用于解决 CPU 与外设之间速度不匹配的矛盾，以及起隔离和缓冲的作用。 b. （2）控制命令和状态寄存器，以存放 CPU 对外设的控制命令以及外设的状态信息。 c. （3）地址译码器，用于选择接口电路中的不同端口（寄存器）。 d. （4）读写控制逻辑。 e. （5）中断控制逻辑。
对可编程接口芯片进行读写操作的必要条件时CS=0。
8086转入中断服务程序前，不会自动执行受影响的寄存器内容入栈操作。
DRAM比SRAM价格低。
微处理器只启动外设而不干预传输过程的传送方式时DMA方式。
表示数据的存储单元的符号地址为变量。
串行通讯有，单工，半双工，全双工三种传送方式。
在8086系统中，什么时最大模式？什么是最小模式？用什么方法将8086置为最大模式或最小模式？ a. 最小模式：在系统中只有 8086/8088 一个微处理器，所有的总线控制信号都直接由 8086/8088产生，因此，系统中总线控制电路被减到最少。 b. 最大模式：在系统中包含两个或多个微处理器，其中一个主处理器就是 8088/8086，其它处理器为协处理器，用于协助主处理器工作。它用在中等规模或大型的 8088/8086 系统中。一般情况下和8088/8086 配合的协处理器有两个：一个是数值运算协处理器8087，一个是输入/输出协处理器 8089。 c. 将 8088/8086 CPU 的第 33 脚接地，系统处于最大模式，当第33 脚接 5V 时，系统为最小模式。
8259A的主要功能是什么？三个寄存器IRR，IMR，ISR各有什么作用？ a. （1）8259 的功能： b. ①可以管理 8 级中断，通过级联的方式，用 9 片 8259 管理 64级中断。 c. ②判断一个中断请求输入信号 IR 是否有效，是否符合信号的电器约定，是否被屏蔽。 d. ③有中断优先逻辑，并可对任一中断单独屏蔽或允许。8259A的 8 个中断请求输入端 IR0~IR7，哪一个能使 INT 输出有效要由编程选定的优先级方式来判定。 e. ④CPU 响应中断后，进入中断响应周期INTA ，8259A 能将获得优先级的 IRi 所对应的中断类型号送上数据总线提供给 CPU。 f. ⑤ 可通过编程选择工作方式。 g. （2）三个寄存器 IRR、IMR 和 ISR 的作用： h. ①中断请求寄存器 IRR：保存 8 条外界中断请求信号 IR0～IR7的请求状态。Di 位为 1 表示 IRi 引脚有中断请求；为 0 表示该引脚无请求。 i. ②中断屏蔽寄存器 IMR：保存对中断请求信号 IR 的屏蔽状态。Di 位为 1 表示 IRi 中断被屏蔽（禁止）；为0 表示允许该中断。 j. ③中断服务寄存器 ISR：保存正在被 8259A 服务着的中断状态。Di 位为 1 表示 IRi 中断正在服务中；为 0表示没有被服务。
简述半导体存储器的主要技术指标。 a. （1）存储容量。存储器可以存储的二进制信息总量称为存储容量。存储容量有两种表示方法：①位表示方法。以存储器中的存储地址总数与存储字位数的乘积表示。如 1K×4 位，表示该芯片有1K 个单元（1K＝1024），每个存储单元的长度为 4 个二进制位。 ②字节表示方法。以存储器中的单元总数表示（一个存储单元由 8个二进制位组成，称为一个字节，用 B 表示）。如 128B，表示该芯片有 128 个单元。 b. （2）存取速度。存储器的存储速度可以用两个时间参数表示，一个是存取时间：从启动一次存储器操作到完成该操作所经历的时间；另一个是存储周期：启动两次独立的存储器操作之间所需的最小时间间隔。 c. （3）可靠性。存储器的可靠性用平均故障间隔时间 MTBF 来衡量。MTBF 越长，可靠性越高。 d. （4）存储带宽。单位时间传输的信息量。
IO控制方式中，主要由程序实现的是中断方式。
在微机系统的性能指标中，字长是指计算机所能处理的数据的位数。
串行同步传送时，每一帧数据都是由同步字符开头的。
实现微处理器与8259A间信息交换的是数据总线缓冲器与读写控制电路。
调用程序和子程序之间的信息传送称为参数传递。
RS-232C是应用于串行二进制交换的数据通信设备和数据终端设备之间的总线接口。
简述RAM种类，并说明各有什么特点？ a. RAM 有两种：SRAM（静态 RAM）和 DRAM（动态 RAM）。 b. SRAM，它采用触发器电路构成一个二进制位信息的存储单元，这种触发器一般由 6 个晶体管组成。只要保持通电，里面储存的数据就常久保持。SRAM 集成度较低，但是存取速度快。一般用小容量的 SRAM 作为更高速 CPU 和较低速主存之间的高速缓冲存储器（cache）。 c. DRAM，只需一个电容和一个晶体管保存一位信息，电容极板上电荷会漏电，每隔一段时间，要刷新充电一次，否则内部的数据就会消失。DRAM 集成度高，成本较低，一般做大容量的主存。
每个C语言程序文件的编译错误分为两类编译错误和链接错误
JMP不影响堆栈内容的指令
8086基址变址寻址方式中，基址寄存器可以是 BX BP
DMA操作的基本方式有，周期挪用，周期扩展和CPU停机三种方式。
简述8086CPU对外中断的响应条件和处理过程 a. （1）不可屏蔽中断：一旦发生就向 CPU 发中断请求，CPU 应在当前正在执行的指令结束后响应这一中断请求，进行中断处理。 b. （2）可屏蔽中断：一旦发生就向 CPU 发中断请求，CPU 根据中断的优先权来决定是否响应，标志位 IF=1 为开中断，CPU 响应。IF=0 为关中断，有可屏蔽中断请求也不响应。一旦 CPU 响应某一中断请求，发中断响应信号INTA ，关中断，保护断点，寻找中断源，根据中断服务程序的入口地址，转向中断服务程序，保护现场，执行中断服务程序，恢复现场，开中断，返回断点。CPU 响应可屏蔽中断时，必须是在执行完当前执行的总线周期的最后一个T 状态。
同步传输方式和异步传输方式的特点各是什么？ a. （1）同步传输方式中发送方和接收方的时钟是统一的、字符与字符间的传输是同步无间隔的。同步传输方式是以数据块为传输单位。每个数据块的头部和尾部都要附加一个特殊的字符或比特序列，标记一个数据块的开始和结束，一般还要附加一个校验序列，以便对数据块进行差错控制。同步传输是指数据块与数据块之间的时间间隔是固定的，必须严格地规定它们的时间关系。 b. （2）异步传输方式并不要求发送方和接收方的时钟完全一样，字符与字符间的传输是异步的。在异步传输方式中，每传送一个字符（5~8 位）都要在每个字符码前加 1 个起始位，在字符代码和效验码后面加 1或 2 个停止位，表示字符结束。接收方根据起始位和停止位来判断一个新字符的开始和结束，从而起到通信双方的同步作用。
什么是PCI总线？什么是USB? a. （1） PCI （Peripheral Component Interconnect）总线是微处理机机箱内的底板各个插件板的一种数据传输标准。32/64 位标准总线。PCI 总线是同步且独立于微处理器的，具有即插即用的特性，允许任何微处理器通过桥接口连接到 PCI 总线上。 b. （2）USB（Universal Serial Bus，通用串行总线）是系统之间、系统与外部设备之间的信息通道。成为目前电脑中的标准扩展接口。USB 接口支持设备的即插即用的特性。
在8086最小模式的典型配置中，需3片地址锁存器8282.
异步串行通信是以字符为单位进行传输，其通信协议是起止式异步通信协议。
数据传输速率也称比特率，指每秒传输的二进制位数。
在8088系统中，从偶地址读写两个字时，需要四个总线周期。
8086内部中断的种类及特点。 a. （1）内部中断又称软件中断，是通过软件调用的不可屏蔽中断，包括溢出中断、除法出错中断、单步中断、INT n 指令中断及单字节 INT3 指令中断。 b. （2）中断类型码或者包含在指令中，或者是预先规定的； c. （3）不执行 INTA 总线周期； d. （4）除单步中断外，任何内部中断都无法禁止； e. （5）除单步中断外，任何内部中断的优先级都比任何外部中断的高。
8259A对中断优先权的管理方式有哪几种？各是什么含义？ a. 8259A 对中断优先权的管理方式有三种：（1）完全嵌套方式：ISR 寄存器中某位置“1”，表示 CPU 正在处理这一级中断请求， 8259A 允许比它级别高的中断请求进入，禁止与它同级或低级中断请求进入。中断请求有固定的中断级别，IR0 最低，IR7最高。 b. （2）自动循环方式：IR7~IR0 优先级别不固定。每当任何一级中断被处理完，它的优先级别就被改变为最低，而将最高级赋给比它低一级的中断请求。 c. （3）中断屏蔽方式：由 CPU 在任何时候都可安排一条清除中断指令。①普通屏蔽方式：将 IMR 中某一位或某几位置“1”，可将相应级的中断请求屏蔽掉。②特殊屏蔽方式：当 CPU 正在处理某级中断时，要求仅对本级中断进行屏蔽，而允许其他优先比它高或低的中断进入系统。
在中断输入输出方式下，外设的状态线可用于向CPU发送中断请求信号。
在进行出栈操作时，应该先将弹出数据送目标地址，然后SP 2
接口的基本功能有输入缓冲和输出锁存。
8259A工作在自动结束中断方式中，第二个INTA期间自动将ISR寄存器的相应位清零。
简述微型计算机系统的工作过程。 a. 微型计算机的基本工作过程是执行程序的过程。 b. ① 首先将程序和数据通过输入设备送入主存储器。 c. ② CPU 自动从程序存放的第 1 个存储单元起，逐步取出程序指令送到控制器去识别，分析译码指令的功能。 d. ③ 控制器根据指令的含义发出相应的命令（如加法、减法），将存储单元中存放的操作数据取出送往运算器进行运算，再把运算结果送回存储器指定的单元中。 e. ④ 当运算任务完成后，根据指令将结果送到输出设备输出。 f. ⑤ 总之，微型计算机的基本工作是取值令、分析指令，并根据指令规定的操作类型和操作对象，执行指令。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。
通常在可编程16位定时，计数器中，微处理器不能直接访问计数执行单元。
所谓指令中数据的寻址方式是指寻找操作数地址的方式。
什么是中断嵌套？使用中断嵌套有什么好处？对于可屏蔽中断，实现中断嵌套的条件是什么？ a. （1）微处理器在处理低级别中断的过程中，如果出现了级别高的中断请求，微处理器停止执行低级中断的处理程序而去优先处理高级中断，等高级中断处理完毕后，再接着执行低级的未处理完的程序，这种中断处理方式成为中断嵌套。 b. （2）使用中断嵌套的好处是能够提高中断响应的实时性。对于某些对实时性要求较高的操作,必须赋予较高的优先级和采取中断嵌套的方式，才能保证系统能够及时响应该中断请求。 c. （3）对于可屏蔽中断，实现中断嵌套的条件有: i. (1)微处理器处于中断允许状态(IF=1) ii. (2)中断请求的优先级高于正在执行的中断处理程序的优先级。 iii. (3) 中断请求未被 8259 屏蔽。 iv. (4)没有不可屏蔽中断请求和总线请求。
8086微处理器CLK引脚输入时钟信号是由8284A提供。
8259A级联时，CAS0~CAS2功能是主片给从片送上被响应的从片编号。
8255工作在方式0，微处理器可以采用无条件传送和查询式传送方式。
异步通信协议包括两方面的内容，一是字符的格式规定，二是数据传输率的要求。
8086CPU工作在最大方式时，产生IOR,IOW信号的器件时8288.
简述8086和8088有什么不同？ a. ① 由于 8088 只能传输 8 位数据，所以 8088 只有 8 个地址/数据复用引脚 AD ~AD ；而 8086 是按 16位传输数据的，所以有 16个地址/数据复用引脚 AD ~AD ； b. ②在最小模式时，8088 和 8086 的第 28 引脚（M/IO）的控制信号高低电平相反。8088 是M/IO，8086 是 M/IO 。 c. ③ 8086 的第 34 腿为BHE/S7，BHE用来区分是传送字节、还是字，8088 的第 34 腿为 SS0，用来指出状态信息，不能复用。d. ④ 8088 和 8086 的内部指令队列长度不同，8088 的为 4 字节长，而 8086 的为 6 字节长。
存储系统中，通常SRAM芯片所用控制信号有 CE OE WE
CPU在执行OUT DX，AL指令时，DX寄存器的内容送到地址总线上，AL寄存器的内容送到数据总线上。
动态存储器的主要缺点是外围电路复杂。
输入控制发送器数据速率的时钟频聊可以是数据传送波特率的1 16 64倍。
常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。
8255A芯片包含有三个端口，CPU可通过可编程指令对其端口进行输入输出访问。
8253定时器/计数器工作在某种方式时，需要在GATE端外加触发信号才能启动计数，这种启动方式称为硬件启动。
在计算机运行汇编程序的步骤是什么 a. （1）用编辑文件如 EDIT 编辑源文件，形成.ASM 文件； b. （2）用汇编程序（MASM）把.ASM 源文件汇编成目标文件.OBJ； c. （3）用连接程序（LINK）把.OBJ 文件转换成.EXE 可执行文件； d. （4）运行可执行文件.EXE； e. （5）若有错，使用 DEBUG 进行调试。
CPU响应中断的条件时什么？简述中断处理过程。 a. CPU 响应中断要有三个条件： b. 外设提出中断申请；本中断位未被屏蔽；中断允许。可屏蔽中断处理的过程一般分成如下几步： c. 中断请求；中断响应；保护现场；转入执行中断服务子程序；恢复现场和中断返回。CPU 在响应外部中断，并转入相应中断服务子程序的过程中，要依次做以下工作： i. ⑴从数据总线上读取中断类型号，将其存入内部暂存器。 ii. ⑵将标志寄存器 PSW 的值入钱。 iii. ⑶将 PSW 中的中断允许标志 IF 和单步标志 TF清 0，以屏蔽外部其它中断请求，避免 CPU 以单步方式执行中断处理子程字。 iv. ⑷保护断点，将当前指令下面一条指令的段地址CS 和指令指针 IP 的值入栈，中断处理完毕后，能正确返回到主程序继续执行。 v. ⑸根据中断类型号到中断向量表中找到中断向量，转入相应中断服务子程序。 vi. ⑹中断处理程序结束以后，从堆栈中依次弹出IP、CS 和 PSW，然后返回主程序断点处，继续执行原来的程序。
RISC结构 a. 不常用的复杂指令由软件实现 b. 硬件只支持一些使用频度较高的基本指令 c. 指令长度固定，指令格式少，寻址方式少
指令寄存器不包括在运算器内
动态存储器读出需要刷新。
8086系统的堆栈容量不大于64KB
段内直接寻址方式也成为相对寻址方式，转移的目标地址是当前IP内容和一个8位或16位的位移量之和。
CPU对DMA控制器提出的总线请求响应要比中断请求的响应快，其原因是有硬件DMA控制器。
设置特殊屏蔽方式的目的是响应低级中断。
在计算机中，用二进制表示实数的方法有两种，分别是定点数和浮点数。
基本ASCII码表由 7 位二进制数码构成，共有 128个字符编码
RESET引脚的作用是使8086进行初始化。
CPU于IO之间的接口信息通常有3类，他们是数据信息，控制信息，状态信息。
为什么在主程序和中断服务程序中都要安排开中断指令？ a. CPU 进入中断周期后，中断隐指令自动将中断标志位置零，即关中断，这就意味着 CPU 在执行中断服务程序中禁止响应新的中断请求。CPU 若想再次响应中断请求，必须开中断，这一任务通常由中断服务程序中的开中断指令实现。 b. 主程序中在开中断之前要屏蔽本级和低级中断，以防干扰，然后开中断，允许处理高级中断请求。在中断处理之后也要开中断，允许任何中断请求。如果没有开中断，更高级中断请求无法响应。在中断服务期间，把该中断的断点保存后再开中断，表示响应更高级中断请求，然后进入中断服务程序，执行中断服务程序，在恢复断点之前关中断，之后又开中断，又可响应更高级中断。
在对存储器芯片进行片选时，全译码方式，部分译码方式和线选方式各有何特点？ a. ①全译码方式:系统中的全部地址线均参与译码，存储器芯片中的每一个存储单元对应一个唯一的地址。需要译码器,常用的有 2:4 和3:8 译码器。 b. ②部分译码方式: 系统中的地址线不是全部参与译码，存储器芯片中的一个存储单元有多个地址，n 位没有使用的地址线产生 2n种地址，地址范围出现重叠。译码简单。 c. ③线选译码方式: 系统中的地址线只有少量用于选择芯片，存储器芯片中的一个存储单元有多个地址。地址有可能不连续。不需要译码。
8253A工作在方式一和方式五时，门控信号为上升沿触发。
8086中断请求中，INT n具有最高优先级
LDS指令要求源操作数为一个存储器操作数。
8255的A口工作在方式1输出时，A口输入信号联络线的名称时STB，输出信号联络路线时IBF
将标志寄存器的五个状态标志位传送到累加器AH的指令是LAHF
8255A与CPU连接时，地址线一般与CPU的地址总线的A1，A0连接。
定时器中，微处理器不能直接访问计数执行单元。
8086通用寄存器中指针类寄存器是BP。

发布者：全栈程序员栈长，转载请注明出处：https://javaforall.cn/151430.html原文链接：https://javaforall.cn

单片机缓存

0 人点赞