FPGA零基础学习：数字电路中的时序逻辑
大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，实操结合各类操作软件，会让你在技术学习道路上无比的顺畅，告别技术学习小BUG卡破脑壳，告别目前忽悠性的培训诱导，真正的去学习去实战应用，这种快乐试试你就会懂的。话不多说，上货。
数字电路中的时序逻辑
作者：郝旭帅 校对：陆辉
在各种复杂的数字电路中，不但需要对二值信号进行算数运算和逻辑运算，还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。能够存储1位的二进制数码的单元电路称为触发器。
为了实现记忆1位二值信号的功能，触发器必须具备以下两个基本特点：
- 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。
- 在触发信号的操作下，根据不同的输入信号可以置成1或0状态。
由于采用的电路结构形式不同，触发信号的触发方式也不一样。触发方式分为电平触发、脉冲触发、边沿触发三种。
SR锁存器是各种触发器电路的基本构成部分。
图1 ：SR锁存器（或非门）的电路结构和图像符号
从电路结构中可以看出，它是由两个交叉反馈或非门组成的。它有两个输入端，SD表示置位，RD表示复位，输入端为1时表示有激励信号，为0时表示无激励信号；有两个输出端，Q是输出，正常工作时，Q’是Q的反变量。
思考：分析SR锁存器（或非门构成）的工作原理？
- 当RD =0，SD=1时，不论触发器的初始状态如何，Q’一定为0,由于“与非”门G1的输入全是0，Q端为1。称触发器为1状态，SD为置1端。
- 当RD =1，SD=0时，不论触发器的初始状态如何，Q’一定为1,从而使Q为0。称触发器为0状态，RD置0端。
- 当RD =0，SD =0时，如前所述，Q及Q’状态保持原状态不变。
- 当RD =1，SD =1时，不论触发器的初始状态如何，Q=Q’=0，若RD、SD同时由1变成0，在两个门的性能完全一致的情况下, Q及Q’哪一个为1，哪一个为0是不定的，在应用时不允许RD和SD同时为1。
SR锁存器也可以用与非门构成。
图2 ：SR锁存器（与非门）的电路结构和图像符号
与非门构成的SR锁存器的工作原理和或非门构成的SR锁存器类似，具体不在叙述。
在电平触发的触发器电路中，除了置1、置0输入端以外，又增加了一个触发信号输入端。只有触发信号变为有效电平后，触发器才能按照输入的置1、置0信号置成相应的状态。将触发信号记作CLK。
图3 ：电平触发的SR触发器的电路结构和图形符号
思考：电平触发的SR触发器的工作原理？
在某些应用场合，有时需要在CLK的有效电平到达之前预先将触发器置成指定状态，为此，在实用的电路上往往设置有异步置1输入端SD‘和异步置0输入端RD’。
图4：带有异步置位、复位端的电平触发的SR触发器的电路结构和图形符号
思考 ：带有异步置位、复位端的电平触发的SR触发器的工作原理？
为了能适应单端输入信号的需要，在一些集成电路产品中，将电平触发的SR触发器经过修改，得到了电平触发的D触发器，也称D型锁存器。
图5：电平触发的D触发器的电路结构和图形符号
思考 ：电平触发的D触发器的工作原理。
在CMOS电路中，经常利用CMOS传输门组成电平触发D触发器，如图6。
图6 ：利用CMOS传输门组成的电平触发的D触发器
在CLK的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态保持相同，所以又将这个电路称为“透明的D型锁存器”。
为了提高触发器工作的可靠性，希望在每个CLK周期里输出端的状态只能改变一次。因此，在电平触发的触发器的基础上，设计了脉冲触发的触发器。
图7 ：主从SR触发器的电路结构和图形符号
思考 ：主从SR触发器的工作原理？
在使用主从结构触发器时经常会遇到这样的一个情况，就是在CLK=1期间输入信号发生过变化以后，CLK下降沿到达时从触发器的状态不一定能按照此刻输入信号的状态来确定，而必须考虑整个CLK=1期间输入信号的变化过程才能确定触发器的次态。
例：在CLK=1时，首先将S=1；R=0；此时主触发器置1。然后S=0，R=0，此时主触发器依然是置1的。当CLK=0时，从触发器就会按照置1的方式去驱动，而不是S=0，R=0的情况。
为了使用方便，希望即使出现了S=R=1的情况，触发器的次态也是确定，因而需要进一步改进触发器的电路结构。因此设计了主从结构JK触发器。
图8 ：主从结构JK触发器的电路结构和图形符号
思考 ：主从结构JK触发器的工作原理？
为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，设计了用两个电平触发的D触发器组成的边沿触发器。
图9 ：用两个电平触发的D触发器组成的边沿触发器
图10 ：CMOS边沿触发D触发器
图11 ：带有异步置位、复位端的CMOS边沿触发D触发器
思考：分析边沿触发的D触发器的工作原理？
为了保证触发器在工作时能可靠地翻转，对于输入信号、时钟信号以及它们互相配合关系的都有一定的要求。
输入信号的宽度有一定的要求；各个单元电路都有一定的延迟，输入信号给定后，输出信号会延迟一段时间才会出现；输入信号要求在CLK有效沿到来之前的一段时间内稳定，这段时间称为建立时间；输入信号要求在CLK有效沿过去之后的一段时间内稳定，这段时间称为保持时间；CLK的变化频率会有一定的上限。对于每个具体型号的集成触发器，可以从手册上查到这些动态参数，在工作时应符合这些参数所规定的条件。
组合逻辑电路中，任一时刻的输出信号仅取决于当时的输入信号。时序逻辑电路（简称为时序电路）中，任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。
例如：目前需设计一个自动售货机，贩卖售价为三元的饮料，要求每次只能投入一个一元的硬币。可想而知，我们投入第一个硬币没有反应；投入第二个硬币没有反应；当我们投入第三个硬币时，售货机会给我们一瓶饮料。如果内部是组合逻辑的话，三次投硬币的输入并没有任何改变，但是产生了不同的结果，显然内部结构不是单纯的组合逻辑。内部的功能有一定的记忆性功能，能够清楚的记得之前我们投入的硬币的数量。
时序逻辑电路 = 组合逻辑电路 时序逻辑器件（触发器）。
根据输出信号的特点将时序电路划分为米利型（Mealy）和穆尔型（Moore）两种。在米利型电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量；在穆尔型电路中，输出信号仅仅取决于存储电路的状态。穆尔型电路只不过是米利型电路的一种特例而已。
鉴于时序电路在工作时是在电路的有限状态间按一定的规律转换的，所以又将时序电路称为状态机（state machine SM）或算法状态机（algorithmic state machine ASM）。
计数器的时序电路如下：
图12 ：计数器（自加一）电路结构
思考 ：分析计数器（自加一）工作原理？
寄存器（Register）用于寄存一组二值代码，它被广泛地用于各类数字系统和数字计算机中。一个触发器能储存1位二值数码，用N个触发器组成的寄存器能够储存一组N位的二值数码。
状态转换表：若将任何一组输入变量以及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出。如此进行下去，将全部的计算结果列成真值表的形式，就得到了状态转换表。
状态转换图：在状态转换图中以圆圈表示电路的各个状态，以箭头表示状态的转换方向。在箭头的旁边注明了状态转换前的输入变量取值和输出值。通常将输入变量取值写在斜线以上，将输出值写在斜线以下。当没有输入变量时，斜线上方不写任何东西。
图13 ：状态转移图（示例）
简单时序逻辑电路的设计方法如下：
- 逻辑抽象，得出电路的状态转换图或状态转换表。
- 状态化简
若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个状态去，则称这两个状态为等价状态。显然，等价状态是重复的，可以合并为一个。电路的状态数越少，设计出来的电路就越简单。状态化简的目的就在于将等价状态合并，以求得最简的状态转移图。
状态分配
- 状态分配又称状态编码。时序逻辑电路的状态是用触发器状态的不同组合来表示的。首先，需要确定触发器的数目n。因为n个触发器共有2的n次幂种状态，要保证触发器能表示的状态数要大于等于设计需要的状态数。
- 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程
- 根据得到的方程式画出逻辑图
- 检查设计的电路能够自启动
在设计复杂的时序电路时，通常采用层次化结构设计方法，或者称为模块化设计方法。层次化结构设计方法有“自顶向下”（top - to - down）和“自底向上”（bottom - to - up ）两种做法。采用自顶向下的做法时，首先需要将所设计电路的功能逐级划分为更简单的功能模块，直到这些模块都能用简单的逻辑电路实现为止。由于自顶向下划分模块的过程中完全从获得最佳电路性能触发的，并未考虑这些模块电路是否已经有成熟的设计存在了，所以必须从头设计每个模块电路，然后进行仿真和测试。在发现问题时，还需要反复修改。
在采取自底向上的做法时，首先要考虑有哪些已有的，成熟的模块电路可以利用。这些模块电路可能是标准化的集成电路器件，也可能是经过验证的电路单元。将电路划分为功能块时，最后要划分到能利用这些已有的模块电路来实现为止。直接采用这些模块电路能大大减少设计的工作量。然而有时由于需要迁就已有的模块电路，这就会使电路的某些性能收到一些影响。另外，也不可能任何一种功能模块都有现成的成熟设计，因此多数情况下都采用自顶向下和自底向上相结合的方法，以求达到既能满足设计要求，又能提高设计速度、降低设计成本的目标。
时序逻辑电路通常包含组合逻辑电路和存储电路（触发器）两个组成部分。所以它的竞争-冒险现象也包含两个方面。
组合逻辑电路可能发生竞争-冒险现象。产生原因和方法已经在1.4组合逻辑中叙述过，不在过多叙述。
触发器在工作工程中也有可能发生竞争-冒险现象。为了保证触发器可靠地翻转，输入信号和时钟信号在时间配合上应满足一定的要求。然而当输入信号和时钟信号同时改变，而且途径不同路径到达同一触发器时，便产生了竞争。竞争的结果有可能导致触发器误动作，这种现象称为存储电路（触发器）的竞争-冒险现象。
在大多数的时序逻辑电路中，我们都可以分解成为一个带有“变化”数据功能的组合逻辑和一个带有“存储”数据功能的触发器。在组合逻辑如何避免竞争冒险时，我们给出一种解决方案：引入选通脉冲。也就是在数据稳定后，选通脉冲再过来。那么现在，如果组合逻辑后续电路是经过触发器存储的，那么可以直接把选通脉冲当作触发器的CLK。只要能够确定CLK是在数字稳定后有效的，那么对于时序逻辑电路就没有竞争冒险。
【QQ交流群】
群号：173560979，进群暗语：FPGA技术江湖粉丝。
多年的FPGA企业开发经验，各种通俗易懂的学习资料以及学习方法，浓厚的交流学习氛围，QQ群目前已有1000多名志同道合的小伙伴，无广告纯净模式，给技术交流一片净土，从初学小白到行业精英业界大佬等，从军工领域到民用企业等，从通信、图像处理到人工智能等各个方向应有尽有。
【微信交流群】
现微信交流群已建立08群，人数已达数千人，欢迎关注“FPGA技术江湖”微信公众号，可获取进群方式。
完
后续会持续更新，带来Vivado、 ISE、Quartus II 、candence等安装相关设计教程，学习资源、项目资源、好文推荐等，希望大侠持续关注。
江湖偌大，继续闯荡，愿大侠一切安好，有缘再见！
