我们知道，FPGA的频率一般只有几百MHz，而CPU的频率却高达数GHz。那么，有不少网友心中就有一个疑问：“为什么FPGA主频比CPU慢，但却可以用来帮CPU做加速?”。
今天，EDN就和大家系统性地讨论下这个问题。
将FPGA主频与CPU相比不妥实
在开始之前，首先要明确一点，将FPGA的主频与CPU比较，实际是风马牛不相及的问题。FPGA和CPU是两种完全不同的器件，前者是专用，是硬件编程，而后者是通用，是软件编程。
不同体系结构性能和灵活性的比较。(图片来源：《如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法?》)
表面上看，FPGA的时钟频率要低;对于通用计算任务，FPGA设计貌似不如CPU设计。但是实际上，单个FPGA的并行度却比CPU要高得多。FPGA的行为是确定性的，用作硬件加速器没有时间片、线程或资源冲突的问题。它始终以完全相同的速度执行一件事。因此，如果需要低延迟，那么FPGA就可能是最佳选择。
计算密集型任务，CPU、GPU、FPGA、ASIC 的数量级比较(以16位整数乘法为例，数字仅为数量级的估计)(图片来源：《如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法?》)
FPGA并行计算机制
如知乎网友young cc所言，虽然CPU主频很高，但其是通用处理器，做某个特定运算(如信号处理，图像处理)可能需要很多个时钟周期。而FPGA可以通过编程重组电路，直接生成专用电路。加上电路并行性，可能做这个特定运算只需要一个时钟周期。
举例来说，CPU主频为3GHz，FPGA主频为200MHz。若做某个特定运算，CPU需要30个时钟周期，而FPGA只需一个，那么耗时情况是：
CPU：30/3GHz =10ns;
FPGA：1/200MHz =5ns。
可以看到，FPGA做这个特定运算速度比CPU块，能帮助加速。
另外，CPU的主频是加过流水线之后的。比如是15级流水线，则第一条指令执行了15个时钟周期后才能出结果。
但是，使用FPGA也不一定总能做加速。
例如，知乎网友Evan172就表示，使用FPGA做加速，只是在某些强计算和数据处理的方面，因为其硬件电路并行运行和有很多DSP硬核资源供调用的特点，可以工作得更出色。
FPGA本身也只是辅助角色，起控制的还是CPU本身，所以FPGA并不能代替CPU，只是在完成一件大任务的过程中将某部分任务分解给FPGA可以更好地一起完成任务。在这过程中也会有额外的开销产生，在某些场合，可能用了FPGA而效果更差也是有的。
另外，通常说的使用FPGA加速比CPU和GPU省电，是指在完成同样的任务下，FPGA耗费的电力比起CPU和GPU更少一些。这是相对而言的，并不是说FPGA本身就一定省电。
一个有趣的例子：数组加法计算
知乎用户doing举了一个很有趣的例子。他指出，假设用FPGA完整实现了CPU，然后再跑软件的话，的确比CPU慢。问题是FPGA不会那么干，它会直指问题本质，解决问题。
例如，有两个数组，其中有256个32位数。现在要把它们对应相加变成一个数组，用CPU写最快大概是这个样子：
r[0] = a[0] b[0];
r[1] = a[1] b[1];
...
r[255] = a[255] b[255];
当然也可能会这么写(在分支预测准确，指令缓存不大的情况下可能更快)：
for (int i = 0; i < 255; i )
r[i] = a[i] b[i];
对FPGA来说，也可以用上面相同的写法，不同在于：
CPU是一个一个加法计算，而FPGA排好逻辑电路，在一个时钟周期内计算完毕。就算CPU主频比FPGA快100倍也赶不上啊。话说后来CPU大量的增加SIMD指令，就有点这个意思，不过这相当于提供库函数，没那么灵活。
FPGA的并行是真并行，CPU完全没得比。CPU如果想并行最多也就是让多个核并行，但是对于大部分算法实现来说，如上例，多个核之间的同步调度开销远远大于计算开销，就算多个核之间的调用开销可以做的很小，一般CPU也就那几个核，而FPGA只要门足够，想并行几路就可以并行几路。
所以在做可并行的计算密集型任务时，比如信号处理，网络传输等等FPGA可以帮上忙;但是如果做常见的以串行为主的任务，FPGA的确远远比不上CPU。如果要类比的话，有点像似GPU和CPU之间的关系。
“当年写Verilog的时候，我就想如果CPU里面自带一块FPGA，应用程序程序可以在初始化期间直接烧一段代码下去，那岂不是很爽。后来，有了能写shader的3D显卡...”
为什么FPGA成为数据中心尖端技术？
最后再讨论一个话题，就是为什么FPGA一直是数据中心领域最尖端的技术?
有人可能认为，再大的问题(算力)都可以通过堆CPU核心来解决。那么，假设有一台强大的48核服务器，即使使用非常高端的FPGA，也很难达到相同的吞吐量。而且，FPGA硬件设计还需要由强大的团队来完成，非常烧钱。
这时，如果把机会成本和能源效率两者考虑进去，好处就开始显现出来了。
首先来看能源效率。假设这台48核服务器的功耗为400W并且发热严重，那么就会对数据中心运营不利——能耗和散热是数据中心运营的两项最大支出。而将FPGA连接起来只执行一项任务，就可以实现很高的能效而开销极低。通过正确的设计，可以在实现低功耗的同时获得高吞吐量。
其次，机会成本(这个问题不太明显)。系统中的CPU内核数量就那么多。购买新的内核并且安装需要花很长时间，而且最好是将通用CPU内核保留用于通用任务(例如虚拟机订阅)。每个CPU核卖不出去就会烧钱。
当有任务大量占用CPU时间(例如AI推理)时，FPGA就成为了不错的选择。
一个有关微软Project Catapult项目当中FPGA的趣事
当年，微软必应团队在其Project Catapult项目中发现，在启用FPGA时，CPU的总体利用率实际上略有上升。所有的人都感到困惑，因为从直觉来看FPGA应该要减少CPU负载。但是后来他们发现，数据中心的业务流量达到了原来的2倍!由于效率提高，流量实现了两倍的负载均衡。由此可见FPGA的强大之处。
总结
维基百科的相关词条提到两点：FPGA的优势在于其并行特性，有时对于某些应用而言可以使速度明显变快;可以使用FPGA来对算法中的某些部分加速，也可以在FPGA和通用处理器之间共享部分计算。
综上，FPGA有两个优点：FPGA并行度远超CPU;CPU是通用电路，FPGA是定制电路。但是也有两个缺点：开发周期长;并不是所有东西都适合FPGA。
End
| 整理文章为传播相关技术，版权归原作者所有 |
| 如有侵权，请联系删除 |
代码语言：javascript复制ＮＯＷ现在行动！
推荐阅读
【Vivado那些事】如何查找官网例程及如何使用官网例程【Vivado使用误区与进阶】总结篇【Vivado那些事】Vivado下头文件使用注意事项【Vivado那些事】Vivado中常用的快捷键（一）F4键【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键
HDL Designer Series(HDS)介绍
SystemVerilog数字系统设计_夏宇闻 PDF
Verilog 里面，always，assign和always@(*)区别
FPGA上如何求32个输入的最大值和次大值：分治一文读懂TCP/IP！《RISC-V on T-Core》学习笔记新年愿望是什么？先送大家一波开发软件谈谈FPGA（入门）学习的两种方式ZYNQ-迷恋ZYNQ-FPGA开发板资源分享
零基础入门FPGA，如何学习？
黑金全部开发板资料（FPGA ZYNQ）分享
【Vivado那些事】FPGA配置失败，无法启动怎么办
你会在github上找项目吗？
点击上方字体即可跳转阅读哟
