源码系列:基于FPGA的音乐蜂鸣器设计(附源工程)

2020-12-29 17:56:53 浏览数 (1)

大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。

今天给大侠带来基于FPGA的音乐蜂鸣器设计,附源码,获取源码,请在“FPGA技术江湖”公众号内回复“音乐蜂鸣器设计源码”,可获取源码文件。话不多说,上货。

设计背景

蜂鸣器是一种一体化结构的电子讯响器,采用直流电压供电,广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。在一般设计中,可利用蜂鸣器检测有些按键是否按下,或者有些功能是否正常等,当然如果足够浪漫,也可以让蜂鸣器演奏音乐。

设计原理

本设计使用的是无源蜂鸣器,也可称为声响器,原理电路图如下所示。它没有内部驱动电路,无源蜂鸣器工作的理想信号为方波,如果给直流,蜂鸣器是不响应的,因为磁路恒定,钼片不能震动发音。

根据电路图可知,由于FPGA的驱动能力不够,这里增加了一个三极管来驱动这个无源蜂鸣器。在驱动时,只需要向蜂鸣器发送一定频率的方波,就可以使蜂鸣器发声。那么应该发送怎样的频率呢?具体则可参考下表(音节频率表):

乐曲能连续演奏所需要的两个基本数据是:组成乐曲的每个音符的频率值(音调)和每个音符持续的时间(音长)。因此只要控制FPGA输出到蜂鸣器的激励信号频率的高低和持续时间,就可以使蜂鸣器发出连续的乐曲声。

在本设计中,由于开发板的晶振为50MHz,所以我们需要一个一个分频模块(PLL)产生一个较低的基准频率(1MHz)。还需要一个空间储存乐谱,由于乐谱是固定的不需要更改,所以我们选择ROM IP 核进行存储。

基准频率1MHz可分频得到所有不同频率的信号。最大的分频比为1_000_000/262/2。既然是音乐,那么就需要节拍,一般采用4拍,即音长为0.25s,所以还需设计一个模块,控制每0.25s,ROM地址加1,。如果需要发送一个低音1并维持1秒,则只需要在ROM的连续四个地址中写入低音1的对应信息即可。

在设计中为了方便在ROM中储存数据,这里数据格式为8’hAB,其中A暂时为三个值1、2、4,分别表示低音、中音、高音。B暂时为七个值1、2、3、4、5、6、7。比如要产生一个低音1,只需在ROM中存储8’h11,如要产生一个高音7,只需在ROM中存储8’h47,以此类推即可。这时,就需要一个解码模块,将ROM中的数据还原成音乐发生器所需要的数据。

设计框架

设计架构图:

本设计包括6个模块,PLL模块把50MHz的时钟信号降到1MHz,rom模块存储音乐数据,time_counter是一个计数模块,产生节拍,每到0.25s,输出的time_finsh变为一个周期的高电平。并发送给addr_gen模块,产生addr,让rom输出下一个地址的数据。rom输出的数据rom_data输入到decode解码模块,将解码后的数据music_data输入到music_gen模块,通过计数器,如果计数器小于music_data的值,则beep保持不变,否则,beep取反,并且计数器清1,从而产生特定的方波频率。

设计代码

beep顶层模块代码如下:

代码语言:javascript复制
module beep  (clk, rst_n, beep);
        
  input clk, rst_n;      //输入50Mhz时钟信号,复位信号
  output beep;      //输出的方波
  
  wire clk_1M, time_finsh;  //1Mhz时钟信号线,0.25s时间计数标记位
  wire [6:0]addr;        //rom地址线
  wire [7:0]rom_data;      //rom数据线
  wire [10:0]music_data;    //rom数据解码数据线
  
  /*****PLL模块*****/
  my_pll my_pll_inst(        
    .areset(~rst_n),
    .inclk0(clk),
    .c0(clk_1M)
  );
  
  /*****0.25s时间计数器模块*****/
  time_counter time_counter_inst(  
    .clk(clk_1M),
    .rst_n(rst_n),
    .time_finsh(time_finsh)
  );  
    
  /*****ROM地址发生器*****/
  addr_gen addr_gen_inst(      
    .clk(clk_1M),
    .rst_n(rst_n),
    .addr(addr),
    .time_finsh(time_finsh)
  );  
  
  /*****ROM模块*****/
  my_rom my_rom_inst(        
    .address(addr),
    .clock(clk_1M),
    .q(rom_data)
  );
  
  /*****解码模块*****/
  decode decode_inst(        
    .clk(clk_1M), 
    .rst_n(rst_n),  
    .rom_data(rom_data),
    .music_data(music_data)
  );          
  
  /*****音乐发生器模块*****/
  music_gen music_gen_inst(    
    .clk(clk_1M),
    .rst_n(rst_n),
    .music_data(music_data),
    .beep(beep)
  );          
    
endmodule

time_counter模块代码如下:

代码语言:javascript复制
module time_counter (clk, rst_n, time_finsh);
              
  input clk, rst_n;    //输入1Mhz时钟信号,复位信号
  output time_finsh;  //输出时间计数标志位(没0.25s变高电平一次)
  
  reg [17:0]count;    //计数器count
  
  always@(posedge clk or negedge rst_n)
  begin
    if(!rst_n)
      count  <=  18'd0;  //计数器复位
    else  if(time_finsh)
      count  <=  18'd0;  //每到0.25s计数器归零
    else
      count  <=  count     1'd1;  //未到0.25s,计数器继续累加
  end
  /*****每到0.25s,time_finsh拉高,表示已经达到0.25s*****/
  //assign time_finsh  =  (count == 18'd249_999)? 1'd1  :  1'd0;
  /*****用于仿真,因为真正的0.25是会仿真很长*****/
  assign time_finsh  =  (count == 22'd25_00)? 1'd1  :  1'd0;  

endmodule

addr_gen模块代码如下:

代码语言:javascript复制
module addr_gen (clk, rst_n, addr, time_finsh);
            
  input clk, rst_n;  //输入1Mhz时钟信号,复位信号
  input time_finsh;  //输入时间计数标记位(每0.25s变高电平一次)
  output reg [6:0]addr; //输出给ROM的地址信号
  
  always@(posedge clk or negedge rst_n)
  begin
    if(!rst_n)
      addr  <=  7'd0;  //输出给ROM的地址信号复位
    else  if(time_finsh) //输出给ROM的地址信号自加1(每0.25s自加1)
      addr  <=  addr     1'd1;  
    else
      addr  <=  addr;    //未够0.25s,ROM的地址信号不变
  end
  
endmodule 

decode解码模块代码如下:

代码语言:javascript复制
module decode (clk, rst_n, rom_data, music_data);
          
  input clk, rst_n;    //输入1Mhz时钟信号,复位信号
  input [7:0]rom_data;  //输入的ROM的数据
  output reg [10:0]music_data;  //输出ROM的解码数据
  
  always@(posedge clk or negedge rst_n)
  begin
    if(!rst_n)
      music_data  <=  11'd0;    //输出ROM的解码数据复位
    else  
    case (rom_data)
      8'h11  :  music_data  <=  11'd1911;  //(1Mhz/261.63Hz)/2)=1191  低音1
      8'h12  :  music_data  <=  11'd1702;  //(1Mhz/293.67Hz)/2)=1702  低音2
      8'h13  :  music_data  <=  11'd1517;  //(1Mhz/329.63Hz)/2)=1517  低音3
      8'h14  :  music_data  <=  11'd1431;  //(1Mhz/349.23Hz)/2)=1431  低音4
      8'h15  :  music_data  <=  11'd1276;  //(1Mhz/391.99Hz)/2)=1276  低音5
      8'h16  :  music_data  <=  11'd1136;  //(1Mhz/440.00Hz)/2)=1136  低音6
      8'h17  :  music_data  <=  11'd1012;  //(1Mhz/493.88Hz)/2)=1012  低音7
      
      8'h21  :  music_data  <=  11'd939;  //(1Mhz/532.25Hz)/2)=939  中音1
      8'h22  :  music_data  <=  11'd851;  //(1Mhz/587.33Hz)/2)=851  中音2
      8'h23  :  music_data  <=  11'd758;  //(1Mhz/659.25Hz)/2)=758  中音3
      8'h24  :  music_data  <=  11'd716;  //(1Mhz/698.46Hz)/2)=716  中音4
      8'h25  :  music_data  <=  11'd638;  //(1Mhz/783.99Hz)/2)=638  中音5
      8'h26  :  music_data  <=  11'd568;  //(1Mhz/880.00Hz)/2)=568  中音6
      8'h27  :  music_data  <=  11'd506;  //(1Mhz/987.76Hz)/2)=506  中音7
      
      8'h41  :  music_data  <=  11'd478;  //(1Mhz/1046.50Hz)/2)=478  高音1
      8'h42  :  music_data  <=  11'd425;  //(1Mhz/1174.66Hz)/2)=425  高音2
      8'h43  :  music_data  <=  11'd379;  //(1Mhz/1318.51Hz)/2)=379  高音3
      8'h44  :  music_data  <=  11'd358;  //(1Mhz/1396.51Hz)/2)=358  高音4
      8'h45  :  music_data  <=  11'd319;  //(1Mhz/1567.98Hz)/2)=319  高音5
      8'h46  :  music_data  <=  11'd284;  //(1Mhz/1760.00Hz)/2)=284  高音6
      8'h47  :  music_data  <=  11'd253;  //(1Mhz/1975.52Hz)/2)=253  高音7  
      
      8'h00  :  music_data  <=  11'd0;    //0HZ,停止节拍
    endcase
  end    
  
endmodule        

music_gen模块代码如下:

代码语言:javascript复制
module music_gen  (clk, rst_n, music_data, beep);
              
  input clk, rst_n;      //输入1Mhz时钟信号,复位信号
  input [10:0]music_data;  //输入音乐频率控制字
  output reg beep;      //输出方波
  
  reg [10:0]data, count;  //寄存音乐控制字的data,计数器count
  
  always@(posedge clk or negedge rst_n)
  begin
    if(!rst_n)
      data  <=  11'd0;      //寄存器data复位
    else
      data  <=  music_data;    //data寄存音乐控制字
  end
    
  always@(posedge clk or negedge rst_n)
  begin
    if(!rst_n)
      begin
        count  <=  11'd1;    //计数器复位
        beep  <=  1'd0;    //输出方波复位
      end
    else  if(data == 11'd0)  //当data==11‘d0,(停止节拍)
      begin
        count  <=  11'd1;   //计数器归一
        beep  <=  1'd0;    //输出方波归零
      end
    else  if(count  <=  data)  //当计数器小于等于data的值
      count  <=  count     1'd1;//计数器继续累加
    else
      begin
        count  <=  11'd1;  //当计数器大于data的值,计数器归一
        beep  <=  ~beep;  //输出方波取反
      end
  end

endmodule

仿真测试

beep_tp顶层测试模块代码如下:

代码语言:javascript复制
`timescale 1ns/1ps  
        
module beep_tb;

  reg clk, rst_n;            
  wire beep;            

  initial begin
    clk = 1;            
    rst_n = 0;            
    #200.1 rst_n=1;  

    #100000000 $stop;
  end

  beep beep_dut(
    .clk(clk),
    .rst_n(rst_n),
    .beep(beep)  
  );
  
  always #10 clk = ~clk;

endmodule    

仿真图:

由仿真图可知:当rom输出rom_data为8’h16时,代表输出低音6,解码后结果music_data为1136,输出的beep频率为440Hz,与实际低音6的音节频率表的值一致;当rom输出rom_data为8’h22时,代表输出中音2,解码后结果music_data为851,输出的beep频率为563Hz,与实际中音2的音节频率表的值相差24Hz,存在一定的误差,但是不影响乐曲的播放。如果想提高beep频率的精度,减小误差,则可以将1MHz的基准频率提高。

END

后续会持续更新,带来Vivado、 ISE、Quartus II 、candence等安装相关设计教程,学习资源、项目资源、好文推荐等,希望大侠持续关注。

大侠们,江湖偌大,继续闯荡,愿一切安好,有缘再见!

0 人点赞