FPGA 之 SOPC 系列（一）

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

今天给大侠带来 FPGA 之 SOPC 系列第一篇，SOPC概述，希望对各位大侠的学习有参考价值，话不多说，上货。

概述

在开始今天第一篇之前，让我们一起来看一些相关名词的解释，以方便后续更好的学习。具体如下：

EDA：电子设计自动化。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

IC：是半导体元件产品的统称,包括:集成电路、三极管、特殊电子元件。

ASIC：专用IC。是指为特定的用户、某种专门或特别的用途而设计的芯片组。

SOC：片上系统。随IC设计与工艺的提高，使原先由许多IC组成的电子系统可集成到一个芯片上，构成SOC。

SOPC：可编程的片上系统。是Altera公司提出来的一种灵活、高效的SOC解决方案。也可认为是基于FPGA解决方案的SOC。

开发操作软件：

Quartus II ： Intel Altera公司的可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能。

SOPC Builder：功能强大的基于图形界面的片上系统定义和定制工具。SOPC Builder库中包括处理器和大量的IP核及外设。

Nios II：是Nios II系列嵌入式处理器的基本软件开发工具。所有软件开发任务都可以Nios II IDE下完成，包括编辑、编译和调试程序。

上述以简短的篇幅介绍了SOPC技术及Altera可用于SOPC的FPGA，重点介绍了32位NIOS II软核处理器。电子设计自动化技术的发展历史是一个不断创新的过程，这种创新包括理论创新、技术创新和应用创新。每一种创新都能开拓出一个新的领域，带来新的市场，产生重大的影响。

集成电路发展过程：

SOPC及其技术

sopc

System On Programmable Chip,可编程的片上系统。是Altera公司提出来的一种灵活、高效的SOC解决方案。
SOPC将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。
现今SOPC可以认为是基于FPGA解决方案的SOC。
与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案也有多种途径。

构成SOPC的三种方案

1、基于FPGA嵌入IP硬核的SOPC系统

2、基于FPGA嵌入IP软核的SOPC系统

3、基于HardCopy技术的SOPC系统

1、基于FPGA嵌入IP硬核的SOPC系统

该方案是指在FPGA中预先植入处理器。最常用的是含有ARM32位知识产权处理器核的器件。为了到达通用性，必须为常规的嵌入式处理器集成诸多通用和专用的接口，但增加了成本和功耗。如果将ARM或其它处理器核以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源，按照系统功能需求来添加接口功能模块，既能实现目标系统功能，又能降低系统的成本和功耗。这样就能使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。

2、基于FPGA嵌入IP软核的SOPC系统

IP硬核直接植入FPGA存在以下不足：

IP硬核多来自第三方公司，FPGA厂商无法控制费用，从而导致FPGA器件价格相对偏高。
IP硬核预先植入，使用者无法根据实际需要改变处理器结构。更不能嵌入硬件加速模块(DSP)。
无法根据实际设计需要在同一FPGA中集成多个处理器。
无法根据实际设计需要裁减处理器硬件资源以降低FPGA成本。
只能在特定的FPGA中使用硬核嵌入式处理器。

IP软核处理器能有效克服上述不足：

目前最有代表性的软核处理器分别是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。特别是Nios II核，能很好的解决上述五方面的问题。
Altera的Nios II核是用户可随意配置核构建的32位嵌入式处理器IP核，采用Avalon总线结构通信接口；包含由FS2开发的基于JTAG的片内设备内核。
在费用方面，由于Nios II是由Alter公司直接提供而非第三方厂商产品，故用户通常无需支付知识产权费用，Nios II的使用费用仅仅是其瞻仰的FPGA逻辑资源的费用。

3、基于HardCopy技术的SOPC系统

HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。ASIC(SOC)开发中难于克服的问题包括：开发周期长、产品上市慢、一次性成功率低、有最少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。

利用HardCopy技术设计ASIC，开发软件费用少，SOC级规模的设计周期不超过20周，转化的ASIC与用户设计习惯的掩模层只有两层，且一次性投片的成功率近乎100%，即所谓的FPGA向ASIC的无缝转化。用ASIC实现后的系统性能将比原来在HardCopy FPGA上验证的模型提高近50%，而功耗则降低40%。

HardCopy技术是一种全新的SOC级ASIC设计解决方案，即将专用的硅片设计和FPGA至HardCopy自动迁移过程结合在一起的技术，首先利用Quartus II将系统模型成功实现于HardCopy FPGA上，然后帮助设计者把可编程解决方案无缝地迁移到低成本的ASIC上。这样，HardCopy器件就把大容量FPGA的灵活性和ASIC的市场优势结合起来，实现对于有较大批量要求并对成本敏感的电子产品上，从而避开了直接设计ASIC的困难。

NIOS II 软核处理器

Nios II软核处理器简介

继Nios之后，2004年6月Altera公司又推出了性能更好的Nios II (32位)嵌入式软核处理器。

Nios II 的特点：