先前的笔记介绍过Rockley的厚硅硅光工艺(Rockley的硅光技术)，这一篇笔记介绍另外一家使用厚硅工艺的foundry——VTT。VTT是芬兰的一家科研机构，从1997年开始研发硅光的相关技术。
与Rockley类似，VTT采用的也是3um厚的SOI，典型的波导结构如下图所示，
（图片来自文献1）
上图中脊形波导的传输损耗可以低至0.1dB/cm，而条形波导的传输损耗约为2dB/cm。较大的波导尺寸，意味着较好的工艺容差性、可以承受更大的光功率(~1W)。该波导结构对偏振不敏感，可以同时支持两种偏振模式。
对于弯曲波导，VTT采用Euler-band， 用于减小弯曲半径，如下图所示。弯曲波导的曲率半径不再是常数，而是随角度发生变化。有效半径可低至1.3um，损耗为0.1dB/90°。
（图片来自文献2）
VTT的PDK中还有一个特殊的器件，称为TIR mirror, 其作用类似一个平面镜，用于改变光的传播方向，其结构如下图所示，通过刻蚀的方法，形成一个类型平面镜的反射面，实现90°传播方向的改变，其插损约为0.1dB。
(图片来自文献3)
基于上述的几种波导结构，VTT实现了AWG和Echelle grating这两种类型的波分复用器件，典型结构如下图所示，其尺寸在几个毫米量级，还是非常大的。AWG的平均插损为3.5dB, 串扰为-25dB。Echelle grating的插损为1-2dB, 串扰为-28dB。
（图片来自文献1）
VTT目前只能实现一个浓度的p/n掺杂，基于此，他们实现了热光相移器和载流子注入型的调制器。热光相移器的结构如下图所示，在脊形波导的某一侧进行p掺杂，形成电阻，作为热源，长度约为50-100um, 其P_pi约为25mW，插损约为0.5dB, 开关的相应时间为30us（~30kHz）。
（图片来自文献1）
载流子注入型的相移器结构如下图所示，与薄硅工艺中结构类似，在脊形波导的两侧分别引入p掺杂和n掺杂，用于注入载流子。但是，目前其调制速度只能达到2.5MHz, 无法实现高速调制。
(图片来自文献1）
在Si slab层生长Ge材料，进而实现Ge探测器，结构如下所示。其3dB带宽可达到40GHz, 响应率为0.9A/W, 暗电流为1uA。暗电流比薄硅工艺的值偏大。
（图片来自文献1）
为了解决耦合封装的问题，VTT提出了多种新颖的结构。下图为两种用于垂直方向耦合的结构，
（图片来自文献1）
左图在出光口附近进行刻蚀，形成特定的反射角，并沉积一层Al，用于加强反射，其耦合损耗为1.8dB。右图在出光口刻蚀45度角(涉及到晶向的问题，工艺比前一种复杂)，进而可以导入VCSEL发射的光，其耦合损耗约为0.5dB。因为该结构基于的是反射原理，其对偏振不敏感。
对于Edge coupling, VTT提出了一种三维taper的结构，如下图所示。在3um波导的前面，添加一个12um厚的interposer, 其作用就是将单模光纤的光场逐渐导入到3um的光波导中。其耦合损耗为3dB, 耦合效率不是特别的高。
（图片来自文献1）
简单小结一下，VTT的波导结构与Rockley十分相似，都是采用的3um厚硅工艺，可以实现较低的传输损耗、较高的工艺容差性。但是他们在III-V混合集成方面投入不多，因此目前没有实现较高的调制速率。VTT提出了一些新颖的耦合结构，但是这些结构对硅刻蚀工艺要求较高，包括特定角度的刻蚀、12um厚的三维taper结构刻蚀。VTT对外提供MPW服务。
文章中如果有任何错误和不严谨之处，还望大家不吝指出，欢迎大家留言讨论。
参考文献：
- T. Aalto, et.al., "Open-access 3 µm SOI waveguide platform for dense photonic integrated circuits"。
- M. Cherchi, et.al., "Dramatic size reduction of waveguide bends on a micron-scale silicon photonic platform", Opt. Exp. 21, 017814(2013)
- T. Aalto, et.al., "Total internal reflection mirrors with ultra-low losses in 3 µm thick SOI waveguides"
